[工学]电子技术基础数字部分 第五版 康华光华中科大课件第三章第1节.ppt

3. CMOS 与门 A B Y 1 +VDD V SS T P1 T N1 T P2 T N2 A B Y A B Y +VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS 3.1.3 其他CMOS门电路 * 4. CMOS 或门 Y 1 +VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS A B ≥1 A B Y ≥1 +VDD V SS T P1 T N1 T N2 T P2 A B Y 3.1.3 其他CMOS门电路 * V DD B A L = A ? B X 由或非门和与或非门组成 5、异或门电路 3.1.3 其他CMOS门电路 * CMOS 门电路分析 3.1.3 其他CMOS门电路 * 1.CMOS漏极开路门 1.）CMOS漏极开路门的提出 输出短接，会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电 平还是低电平。 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 +VDD T N1 T N2 A B +VDD A B 0 1 0 1 L 1 0 线与 线与能实现吗? * （2）漏极开路门的结构与逻辑符号 +VDD T P1 T N1 T P2 T N2 A B L 电路 逻辑符号 漏极开路门输出连接 (a)工作时必须外接电源和电阻; (b)与非逻辑不变 0 0 1 1 1 1 0 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 * P1 P2 (c) 可以实现线与功能; 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 1 1 1 0 0 * 1、实现多个逻辑门输出端的线与 集电极开路门的应用 L = AB CD A B C D L1 L2 L R VDD A B C D L L1 L2 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 * 2.三态(TSL)输出门电路 1 0 0 1 1 截止 导通 1 1 1 高阻 × 0 输出L 输入A 使能EN 0 0 1 1 0 0 截止 导通 0 1 0 截止 截止 × 1 逻辑功能：高电平有效的同相三态门 0 1 高阻 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 三态输出门电路逻辑符号 * CS = 1 = AB L ____ A B CS L EN 逻辑符号 其他三态与非门： A B CS L EN 逻辑符号 高阻 × × 0 0 1 1 1 0 1 1 1 0 1 0 0 1 B A L 数据输入端 EN 真值表 高阻 × × 1 0 1 1 1 0 1 1 1 0 1 0 0 0 B A L 数据输入端 EN 真值表 = Z L CS =0 = Z L CS = 1 CS =0 = AB L ____ 低电平有效 高电平有效 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 * 3. 应用举例： (1) 构成总线转输结构 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 * (1) 构成总线转输结构 EN 1 EN 1 EN 1 … G1 G2 Gn D0A D0B D0N 数据总线 0 1 1 … 1 0 1 … 1 1 0 … 任何时刻，只允许一个三态门使能，其余为高阻态。 RAM ROM I/O D0 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 * A B C L 1 L 2 分析下图所示逻辑门电路，根据输入波形对应画出输出波形 C = 0 L1= A L2 = B C = 1 L1= B L2 = A 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 * 数据采集电路 3.1.7 CMOS传输门(双向模拟开关) 1. CMOS传输门电路的提出 ADC CH1 CH2 CHN 方案2 计算机 ADC CH1 CH2 CHN 方案1 ADC ADC 计算机 * 1. CMOS传输门电路 电路 υI / υO υo/υI C 等效电路 3.1.7 CMOS传输门(双向模拟开关) (TG 门 — Transmission Gate) C I O / ? ? O I / ? ? TG 2. 工作原理： TN、TP均导通， TN、TP均截止， 导通电阻小(几百欧姆) 关断电阻大 ( ≥ 109 ?) * 2、CMOS传输门电路的工作原理 设TP:|VTP|=2V， TN:VTN=2 ?I的变化范围为－5V到+5V。