微机第7章.ppt

第7章 存储器系统;M1 (T1,S1,C1);2.存储器的体系结构 存储系统的设计始终围绕着解决速度（访问时间T）、容量（S）和价格（C）之间的矛盾而进行的。 ;（2）层次化存储系统 根据访存局部性原理来解决存储器容量和速度的矛盾，就是要求将计算机频繁访问的数据存放在速度较高的存储介质中，而将不频繁访问的数据存放在速度较慢但价格较低的存储介质中，为此人们想到了层次化的存储器实现方法。下图示出了按这种方式构成的存储器系统。 ;;3.存储器系统的设计目标 存储器系统设计目标之一就是要以较小的成本使存储器系统与处理机的速度相匹配，或者说达到与处理机相应的工作速度和传输频带宽度。同时还要求存储器有尽可能大的容量。 ;7.2 存储器基础知识 ;内存条:由于动态RAM集成度高，价格较便宜，在微机系统中使用的动态RAM组装在一个条状的印刷板上。系统配有动态RAM刷新控制电路，不断对所存信息进行“再生”。 2.ROM:只读存储器 只读存储器是指：所存信息只能读出,不能写入。 掩模式ROM：初始信息是在芯片制造时写入的。 EPROM：初始信息是在专门的写入器上写入的。 ;3.ROM / EPROM在微机系统中的应用: 存放“基本输入/输出系统程序”(简称BIOS)。 BIOS是计算机最底层的系统管理程序,操作系统和用户程序均可调用。 4.高速缓冲存储器Cache: Cache位于CPU与主存储器之间，由高速静态RAM组成。容量较小，为提高整机的运行速度而设置, 应用程序不能访问Cache，CPU内部也有Cache。;二.? 存储器容量: 存储器由若干“存储单元”组成，每一单元存放一个“字节”的信息。;三.存储器地址与读写操作: 系统为每一单元编排一个地址，地址码为二进制数，习惯上写成16进制。 1. 存储器容量由地址线“宽度”决定：;4G容量的存储器 地址范围：0000,0000H～FFFF,FFFFH 由32根地址线提供地址码。;读存储器：;写存储器：;7.3 微型计算机系统中的存储器组织 ;例如： 存储器容量为8K×8bit，若选用2114芯片(1K × 4bit)，则需要： ;;例如： 用64k×1bit的SRAM芯片组成64k × 8bit的存储器，所需芯片数为：; 当CPU访问该存储器时，其发出的地址和控制信号同时传给8个芯片，选中每个芯片的同一单元，其单元的内容被同时读至数据总线的相应位，或将数据总线上的内容分别同时写入相应单元。 ;;例如： 用16k×8bit的SRAM芯片组成64k × 8bit的存储器，所需芯片数为：;; 在同一时间内四个芯片中只能有一个芯片被选中。四个芯片的地址分配如下: 第1片 最低地址 0000H 最高地址 3FFFH 第2片 最低地址 4000H 最高地址 7FFFH 第3片 最低地址 8000H 最高地址 BFFFH 第4片 最低地址 C000H 最高地址 FFFFH;(3)字和位同时扩展 当构成一个容量较大的存储器时，往往需要在字数方向和位数方向上同时扩展，这是将前两种扩展组合起来，实现起来也是很容易。 用8片16k ×4的SRAM芯片组成64K× 8存储器的示意图如下：;;2.存储芯片的地址分配和片选 CPU要实现对存储单元的访问，首先要选择存储芯片，即进行片选； 实现片选的方法可分为三种： 线选法 全译码法 部分译码法 ;(1)线选法 线选法就是用除片内寻址外的高位地址线直接(或经反相器)分别接至各个存储芯片的片选端，当某地址线信息为“0”时，就选中与之对应的存储芯片。 注意，这些片选地址线每次寻址时只能有一位有效，不允许同时有多位有效，这样才能保证每次只选中一个芯片(或组)。;例： 采用4片2K× 8用线选法构成8K×8存储器的连接图。 ; 设地址总线有20位(A19~A0)，采用线选法，各芯片的地址范围为：; 线选法的优点是不需要地址译码器，线路简单，选择芯片不须外加逻辑电路，但仅适用于连接存储芯片较少的场合。同时，线选法不能充分利用系统的存储器空间，且把地址空间分成了相互隔离的区域，给编程带来了一定的困难。 ;(2) 全码译法 全译码法将片内寻址外的全部高位地址线作为地址译码器的输入，把经译码器译码后的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。 ;前例： 4片2K× 8的存储芯片用全译码法构成8k × 8存储器，各个芯片的地址范围：