电子基础技术第4章.ppt

第 四 章 组合逻辑电路 §4.3.3 数据分配器与数据选择器 定义：将公共数据线上的信号根据需要送到多个 不同通道上去的逻辑电路。 一、数据分配器 框图： 输入端:1个 输出端:2n个 由74HC138构成的1路-8路数据分配器 数据输入端 地址输入端 数据输出端 二、数据选择器 定义：根据需要将多路信号中选择一路送到公共数据线上的逻辑电路(又称多路开关). n位通道选择信号 数据选择器 D0 D1 D2 D2n-1 Y 输入端：2n个 输出端：1个 1、2选1数据选择器 A F 0 D0 1 D1 集成化 D0 D1 F A 1 D0 D1 A ?1 F 输入数据 输出数 据 控制信号 真值表 地址变量 输入数据 由地址码决定从４路输入中 选择哪１路输出。 2、4选1数据选择器 A1 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3 D0 A0 D3 D2 D1 A1 Y 即： 型号:74HC153 双4选1数据选择器 集成电路数据选择器 选通控制端S′为低电平有效，即S′=0时芯片被选中，处于工作状态；S′=1时芯片被禁止，Y≡0。 输出 输入 A1 A0 Y1 1 0 0 0 0 0 1 0 1 0 0 1 1 0 D10 D11 D12 D13 集成8选1数据选择器74HC151 74HC151的真值表 扩展: 例4.3.4 用双4选1数据选择器构成8选1数据选择器. A2=0时，上边一半数据选择器工作，数据D0~D3选择一路输出； A2=1时，下边一半数据选择器工作，数据D4~D7选择一路输出。 2片8选1数据选择器74LS151构成16选1的数据选择器 用数据选择器设计组合逻辑电路 步骤： 1.列出所求逻辑函数的真值表，写出其最小项表达式。 2.根据上述函数包含的变量数，选定数据选择器。 3.对照比较所求逻辑函数式和数据选择器的输出表达式确定选择器输入变量的表达式或取值。 4.按照求出的表达式或取值连接电路，画电路连线图。 确定数据选择器 确定地址变量 2 1 n个地址变量的数据选择器，不需要增加门电路，最多可实现n＋1个变量的函数。 3个变量，选用4选1数据选择器。 A1=A、A0=B 逻辑函数 1 选用74HC153 2 74HC153有两个地址变量。 求Di 3 （1）公式法 函数的标准与或表达式： 4选1数据选择器输出信号的表达式： 比较L和Y，得： 3 画连线图 4 4 求Di的方法 （2）真值表法 C=1时L=1，故D0=C L=0，故D2=0 L=1，故D3=1 C=0时L=1，故D1=C′ 求Di的方法 （3）图形法 D0 D1 D3 D2 解： 例4.3.6 ③对照74HC151输出表达式，求Di ①写出最小项表达式 ②选用8选1数据选择器74HC151，当S′=0时， 令A2=A、A1=B 、A0=C,代入上式得： 二、二－十进制编码器 输入端10 个，输出端4个，也称10线－4线编码器。 集成10线-4线优先编码器 输入输出均低电平有效。 功能表见表3.3.3 §4.3.2 译码器 译码：将二进制代码翻译成对应的输出信号的过程.译码是编码的逆过程. 实现译码操作的电路称为译码器。 常用的译码器有:二进制译码器、二－十进制译码器、显示译码器三类。 一、二进制译码器 输入端：n 输出端：2n 二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。 2 线— 4线译码器74LS139 （输出低电平有效） 真值表 0 0 1 1 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 A1 A0 画关于 的卡诺图 A1 A0 0 1 1 1 1 1 0 0 3位二进制译码器(3线-8线译码器) 输入：3位二进制代码 输出：8个互斥的信号（高电平有效） 74HC138集成译码器 S=1,译码器正常工作 1 0 0 片选输入端 （使能端） 输出低电平有效 地址输入端 3线－8线译码器74HC138功能表 当S1=1, =0, =0（即S=1）时