计算机系统结构_第5章.ppt

第五章 标量处理机 5.1 先行控制技术 5.2 流水线处理机 5.3 超标量处理机 5.4 超流水线处理机 5.5 超标量超流水线处理机 5.1 先行控制技术 空间并行性：设置多个独立的操作部件 时间并行性：分时使用同一个部件的不同部分 5.1.1 指令的重叠执行 5.1.2 数据相关 5.1.3 控制相关 5.1.1 指令的重叠执行 1. 顺序执行方式 执行n条指令所用的时间为： 如果每段时间都为t，则执行n条指令所用的时间为： T＝3nt 主要优点：控制简单，节省设备 主要缺点：速度慢，功能部件的利用率低 2. 一次重叠执行方式 如果两个过程的时间相等，则执行n条指令的时间为： T＝（1＋2n）t 主要优点： 指令的执行时间缩短， 功能部件的利用率明显提高。 主要缺点： 需要增加一些硬件， 控制过程稍复杂。 3. 二次重叠执行方式 如果三个过程的时间相等，执行n条指令的时间为： T＝（2＋n）t 在理想情况下，处理机中同时有三条指令在执行 处理机的结构要作比较大的改变，需要采用流水线技术和缓存技术。 5.1.2 数据相关 数据相关：在执行本条指令的过程中，如果用到的指令、操作数、变址量等是前面指令的执行结果，这种相关称为数据相关。 控制相关：由条件分支指令、转子程序指令、中断等引起的相关。 解决数据相关的方法有两种： 推后处理 设置专用路径 1. 指令相关 发生指令相关的情况： n： STORE R1，n＋1 n＋1： …… 满足关系：结果地址（n）＝指令地址（n＋1） 当第n条指令还没有把执行结果写到主存之前，取出的第n＋1条指令显然是错误的。 在k个流水段的流水线处理机中，第n条指令要修改从第n＋1到第n＋k指令中的任意一条指令，都可能造成程序执行结果发生错误。 解决指令相关的根本办法是： 在程序执行过程中不允许修改指令。 现代程序设计方法要求程序具有再入性，可以被递归调用等，也要求不修改指令。 在IBM370系列机中，用“执行指令”来解决：在程序执行过程中既能够修改指令，程序又具有再入性。 “执行指令”执行由第二地址( ( X ) + ( B ) + D )决定的主存数据区中的指令。 2. 通用寄存器数据相关 发生寄存器数据相关的可能性很大，影响面也很大。 n：OP R ，A ；R ＝（R ）OP（A ） n＋1：OP R ，R ；R ＝（R ）OP（R ） 发生R （n）＝R （n＋1）称为R 数据相关。 发生R （n）＝R （n＋1）称为R 数据相关。 解决通用寄存器数据相关的方法： 方法一：把读操作数、写运算结果与指令执行合在一个节拍。 从数据从通用寄存器读出，在运算器中完成运算，结果写回通用寄存器的整个回路中，只有通用寄存器是时序逻辑。 当发生下述时，不能采用这种方法： 当寄存器个数多时，读写寄存器时间长 当功能部件数量多时，寄存器的读写端口多 当功能部件的执行时间比较长，或要求指令的执行时间短时 方法二：建立相关专用通路（ByPass） 由于发生寄存器数据相关的情况很普遍，一般计算机系统都采用专用数据通路。 把读通用寄存器、执行操作和写结果分为3个周期，或2个周期。 采用专用数据通路能够缩短1至2个周期。 3.变址相关：在采用变址寻址方式的处理中，由于变址量放在寄存器中，因此，可能发生与通用寄存器数据相关类似变址相关 k： OP R1 ，R2 k＋1: OP R1 , A2(X2) k+ 2: OP R1 , A2(X2) 发生R1（k）＝X2 （k＋1）称为一次变址相关。 发生R1 （k）＝X2 （k+2）称为二次变址相关。 数据相关主要解决方法: 采用硬件或软件尽量避免数据相关发生 如:增加一条执行指令 推后指令分析 节省设备而牺牲运算速度 设置相关专用通路 增加硬件设备换取提高指令执行速度 5.1.3 控制相关 因程序的执行方向可能被改变而引起的相关，也称为全局相关。 主要包括：无条件转移、一般条件转移、符合条件转移、中断等。 1. 无条件转移 在流水线处理机中，无条件转移指令不进入执行流水段，一般在指令译码阶段就实际执行完成。 如果在处理机中设置有指令先行缓冲栈，则要全部或部分作废先行指令缓冲栈中的指令。 如果转移目标指令L不在先行指令缓冲栈中，则要将先行指令缓冲栈中的所有指令全部作废，并等待取出转移目标指令L。 如果转移目标指令L在先行指令缓冲栈中，只要作废先行指令缓冲栈中的部分指令。 无条件转移指令一般对指