6第六章时序逻辑电路2.pptVIP

第六章 时序逻辑电路 第一节 时序逻辑电路概述 第二节 时序逻辑电路分析 第三节 时序逻辑电路设计 §6.2.2 寄存器 4、集成寄存器举例：74LS175 （2）电路（4位，右移，JK触发器构成） （3）移入数据可控的并行输入移位寄存器 3、双向移位寄存器 ② 194应用举例： * * 暂时存放数据或二进制代码的电路。 分类 数码寄存器 移位寄存器 1、功能—— 接收、存贮、传送数码。 2、构成—— 一个触发器能存一位二进制信息，存n位B 码要用n个触发器； 各种触发器均可，但以D触发器构成最简单。 寄存器： 一、数码寄存器 §6.2 时序逻辑电路分析 3、分类—— 有单拍、双拍之分 单拍 —— 只要接收指令到，就可存贮。多用D触发器。 双拍 —— 需要清零和接收两步完成，多RS触发器。 拍：脉冲。 单拍——用1个 脉冲 双拍——用2个 脉冲 准备好数据，有CP时 Qn＝Dn 第1拍：清零， 第2拍：存数。 特点： ①四位数码寄存器 ②由维持阻塞D触发器构成 ③ 附加控制功能——异步清零 注:有的寄存器还具有三态控制、保持控制等功能。 （如CC4076） 74LS175工作波形 t1 t2 t3 Q0 Rd D0 cp cp Rd=1,清0 D1 D2 D3、 Q1 Q2 Q3波形略 存1个数据占用1个cp 功能：寄存，移位。 构成：相同的寄存单元（无空翻触发器） 共用统一的时钟脉冲（同步工作） 分类：单向、双向 二、移位寄存器 移位：按指令(cp),触发器状态可向左右相邻的触发器传递。 （1）电路：4个相同寄存单元(4个JK触发器)； 同步cp为移位指令； Qn+1 =JQ+KQ 移1(即: Qn+1 =1) → J=1，K=0 移0(即: Qn+1 =0) → J=0，K=1 1、单向移位寄存器（4位，右移为例，JK触发器构成） Q0 Q1 Q2 Q3 D cp RD 串入(数据端) 并出(数据端) 串出（数据端） （2）移位状态表 并出 D cp Q0 Q1 Q2 Q3 RD 1 0 1 1→ 状态 串入 移位脉冲 Q3 Q2 Q1 Q0 1 1 0 1 0 0 0 0 1 1 0 1 0 0 0 0 1 1 0 1 1 1 1 0 1 4 0 0 1 1 0 1 2 0 1 1 0 1 3 D cp Q0 Q1 Q2 Q3 RD 1 0 1 1→ （3）移位寄存器的工作波形 CP D Q0 Q1 Q2 Q3 ① ② ③ ④ ⑤ ⑥ ⑦ ⑧ 1 1 0 1 1 1 1 1 1 1 0 1 0 1 1 0 0 1 1 1 4个脉冲以后可从Q0～Q3并行输出1101 8个脉冲以后可从Q3串行输出1101 0 0 0 0 1 0 1 1 ④ 1 0 0 0 ① 1 1 0 0 ② 0 1 1 0 ③ 0 0 0 0 ⑧ 0 1 0 1 ⑤ 0 0 1 0 ⑥ 0 0 0 1 ⑦ （1）选通门——与或逻辑，2选1数据选择器 1 F=AX+BX X=1,F=A X=0,F=B A B F X ≥ 2、并行输入移位寄存器 可预置数的移位寄存器 X:控制信号 X控制信号：X＝0，置数； X＝1，右移。 Dr右移数据输入端。 D3～D0并行数据输入端。 Z 同步（并行）置数 右移 右移数据由MN组合而定 M N Q3n+1 0 0 置0 0 1 Q3不变 1 0 Q3计翻 1 1 置1 加选通门构成。 X控制信号：X＝0，左移， X＝1，右移， Dr右移数据输入端； DL左移数据输入端。 （1）74LS194： 4、集成双向移位寄存器 4位：194、195等 8位：164、198等 输入 输出 1 2 3 4 5 6 7 8 0 1 1 1 1 1 1 1 × 0 ↑ ↑ ↑ ↑ ↑ × × × × × 1 1 1 0 1 0 0 1 0 1 0 0 × × × × × × 1 × 0 × × 1 × 0 × × ×××× ×××× D0 D1 D2 D3 ×××× ×××× ×××× ×××× ×××× 0 0 0 0 Q00 Q10 Q20 Q30 D0 D1 D2 D3 Q1n Q2n Q3n 1 Q1n Q2n Q3n 0 1 Q0n Q