11通信2班课程设计.docVIP

郑州科技学院 《电子技术》课程设计题 目 学生姓名 专业班级 学 号 院 （ 指导教师 完成时间 1 课程设计的目的 1 2 课程设计的任务与要求 1 2.1 设计任务 1 2.2 设计要求 1 3 设计方案 1 3.1 方案选择 1 3.2 LED猜盘游戏的原理方框图 2 4 设计原理与功能说明 2 4.1 元器件选用原理 ....2 4.2 总体电路图 6 5 单元电路设计 6 5.1 时钟振荡脉冲发生电路模块 6 5.2 CD4017时序分配电路模块 7 5.3 LED显示模块 7 6 硬件的制作与调试 7 6.1 电烙铁的使用 7 6.2 电子产品的调试与仿真 8 7 总结 10 参考文献 11 附录1： 总体实物图 12 附录2： 元件清单表 13 1 课程通过理论设计和实物制作解决相应的实际问题，掌握常用模拟电路的一般设计方法，提高设计能力和实践动手能力巩固和加强“数字电子技术”课程的理论知识。掌握电子电路安装和调试的方法及故障排除方法。培养创新能力和创新思维。2 课程设计的任务与要求 2.1 设计任务2.2 设计要求 3 设计方案 3.1 方案选择 3.2 LED猜盘游戏的原理方框图3-1 LED猜盘游戏电路原理方框 图3-1是LED猜盘游戏电路原理方框，由单稳态触发器，多谐振荡器，十进制计数，LED四部分电路组成。 4 设计原理与功能说明 4.1 元器件选用原理 图4-1 555引脚图 555集成电路各管脚的作用：脚①是公共地端为负极；脚②为低触发端TR，低于1/3电源电压以下时即导通；脚③是输出端V，电流可达2000mA;脚④是强制复位端MR，不用可与电源正极相连或悬空;脚⑤是用来调节比较器的基准电压，简称控制端VC，不用时可悬空，或通过0.01μF电容器接地;脚⑥为高触发端TH，也称阈值端，高于2/3电源电压发上时即截止;脚⑦是放电端DIS;脚⑧是电源正极VC。 2、芯片CD4017简介 CD4017 是5 位Johnson 计数器，具有10 个译码输出端，CP、CR、INH 输入端。时钟输入端的斯密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制。INH 为低电平时，计数器在时钟上升沿计数；反之，计数功能无效。CR 为高电平时，计数器清零。CMOS集成电路CD4017C采用标准的双列直插式脚塑封，它的引脚排列如图所示。脚(Y5)，第5输出端2 脚(Y1)，第1输出端； 脚(Y0)，第0输出端电路清零时，该端为高电平； 　 脚(Y2)，第2输出端； 脚(Y6)．第6输出端； 脚(7)，第7输出端； 脚(Y3)，第3输出端； 脚(ss)．电源负端； 脚(Y8)，第8输出端； 脚(Y4)．第4输出端； 脚(Y9)．第9输出端； 脚()，级联进位输出端，每输入 10 个时钟脉冲，就可得一个进位输出脉冲，因此进位输出信号可作为下一级计数器的时钟信号。  脚()，时钟输入端，脉冲下降沿有效； 脚(CP)，时钟输入端．脉冲上升沿有效； 脚(R)，清零输入端，在“R”端加高电平或正脉冲时，CD4017 计数器中各计数单元输出低电平“0”，在译码器中只有对应“0”状态的输出端 Y0 为高电平； 脚(VDD)，电源正端3～18V 直流电压。CD4017 提供了16 引线多层陶瓷双列直插(D)、熔封陶瓷双列直插(J)、塑料双列直插(P)和陶瓷片状载体(C)4 种封装形式。 引出端功能符号CO：进位脉冲输渊CP：时钟输入端CR：清除端INH：禁止端Q-Q9 计数脉冲输出端VDD：正电源VSS：地数字电路CD4017是十进制计数，它的内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是Q0、Q1、Q2、…、Q9依次出现与时钟同步的高电平，宽度等于时钟周期。 CD4017有10个输出端（Q0～Q9）和1个进位输出端Q5～9。每输入10个计数脉冲，Q5～9就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。 ?? CD4017有3个输（MR、CP0和~CP1），MR为清零端，当在MR端上加高电平或正脉冲时其输出Q0为高电平，其余输出端（Q1～Q9）均为低电平。CP0和～CPl是个时钟输入端，若要用上升沿来计数，则信号由CP0端输入；若要用下降沿来计数，则信号由CPl端输入。设置个时钟输入端，级联时比较方便，可驱动更多二极管发光。 由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器。 　　CD4017有两个时钟端