计算机系统结构(版)李学干.pptVIP

　　 　　图5 - 2(b)是可能的一种方式。显然，重叠解释虽不能加快一条指令的解释，却能加快相邻两条指令以至整段程序的解释。 　　(1) 要解决访主存的冲突。 最多可预取多少条指令取决于指缓的容量。如果每次都可以从指缓中取得指令，则“取指k+1”的时间很短，就可把这个微操作合并到“分析k+1”内，从而由原先的“取指k+2”、“分析k+1”、“执行k”重叠变成只是“分析k+1”与“执行k”的重叠，如图5 - 3所示。 　　(2) 要解决“分析”与“执行”操作的并行。　　(3) 要解决“分析”与“执行”操作控制上的同步。　　(4) 要解决指令间各种相关的处理。　　图5 - 4示意出条件转移时第k条指令和第k+1条指令的时间关系。 5.1.2 相关处理　　1. 转移指令的处理　　当第k条指令是条件转移且转移成功时，传统做法与延迟转移做法的比较如图5 - 5所示。 　　2. 指令相关的处理 　　当执行到“执行”指令时，按第二操作数地址 (X2)+(B2)+D2取出操作数区中单元的内容作为指令来执行，参见图5 - 6。 　　3. 主存空间数相关的处理　　主存空间数相关是相邻两条指令之间出现对主存同一单元要求先写而后读的关联，如图5 - 7(a)所示。 　　4. 通用寄存器组相关的处理　　一般的机器中，通用寄存器除了存放源操作数、运算结果外，也可能存放形成访存操作数物理地址的变址值或基址值，因此，通用寄存器组的相关又有操作数的相关和变址值或基址值的相关两种。 　　L1、L3分别指明存放第一操作数和结果数的通用寄存器号，B2为形成第二操作数地址的基址值所在通用寄存器号，d2为相对位移量。图5 - 8示意出它们的时间关系。 　　有些指令需要从通用寄存器组中取两个操作数 (L1)和(L2)，若通用寄存器组做在一个片子上，每次只能读出一个数，则在“分析k+1”期间，操作数(L1)和(L2)就需要在不同拍时取得，分别送入运算器的B和C寄存器，以便在“执行k+1”时供运算用。这样，“执行k”与“分析k+1”访问通用寄存器组的时间关系如图5 - 9所示。 　　如果在运算器的输出到B或C输入之间增设“相关专用通路”，如图5 - 10 所示，则在发生L1或L2相关时，接通相应的相关专用通路，“执行k”时就可以在将运算结果送入通用寄存器完成其应有的功能的同时，直接将运算结果回送到B或C寄存器，从而大大缩短了其间的传送时间，并保证“执行k+1”用此操作数时，它已在B或C寄存器中准备好了。 　　设操作数的有效地址 (Xd)+(B2)+d2是由分析器中的地址加法器形成的。由于多数情况的“分析”周期等于主存周期，因此，从时间上要求，在“分析”周期的前半段就应由通用寄存器输出总线取得(B2)，送入地址加法器。　　由于运算结果是在“执行”周期的末尾才送入通用寄存器组的，因此它当然不能立即出现在通用寄存器输出总线上。　　也就是说，在“执行k”得到的、送入通用寄存器的运算结果是来不及为“分析k+2”作基址值用，更不用说为“分析k+1”作基址值用。 　　即B(k+1)=L3(k)时发生B一次相关，B(k+2)=L3(k)时发生B二次相关，如图5 - 11所示。 　　由图5 - 11可见，B二次相关时，只需推后“分析k+2”的始点到“执行k”送入通用寄存器的运算结果能在“分析k+2”开始时出现于通用寄存器输出总线上即可，如图5 - 12(a)所示。至于推后多少拍，这取决于通用寄存器组译码、读出机构的具体逻辑组成。而对B一次相关，则除此之外，还需再推后一个“执行”周期，如图5 - 12(b)所示。 　　由于B相关的概率并不是很低，增设B相关专用通路是值得的，办法如图5 - 13所示。 5.2.1 基本概念　　1. 工作原理 　　“分析k+1”与“执行k”的一次重叠是把指令的解释过程分解成“分析”与“执行”两个子过程，在独立的分析部件和执行部件上时间重叠地进行。若“分析”与“执行”子过程都需要Δt1的时间，如图5 - 14所示，则一条指令的解释需要2Δt1完成，但机器每隔Δt1就能解释完一条指令。 　　如果把“分析”子过程再细分成“取指令”、“指令译码”和“取操作数”3个子过程，并改进运算器的结构以加快其“执行”子过程(如图5 - 15 (a)所示，这4个子过程分别由独立的子部件实现)，让经过的时间都等于Δt2，则指令解释的时(间)空(间)关系如图5 - 15(b)所示。图中的1、2、3、4、5表示处理机所处理的第1、2、3、4、5条指令。 　　2. 流水的分类　　从不同的角度对流水可进行不同的分类。 　　流水的向上扩展可理解为在多个处理机之间流水，如图5 - 16所示。