单片微机的基本结构2.ppt

第二章 单片微机的基本结构 2.1 80C51单片微机的内部结构 2.2 80C51单片微机的引脚及其功能 2.3 80C51 CPU的结构和特点 2.3.1中央控制器 2.3.2 运算器 2.3.3 时钟电路及CPU的工作时序 2.4 存储器结构和地址空间 2.4.l 程序存储器 2.4.3 片外数据存储区 2.5 并行输入/输出端口 2.5.1 P0口 2.5.4 P3口 2.6 布尔（位）处理器 2.7 80C51单片微机的工作方式 2.7.1 复位方式 ?2.7.3 低功耗工作方式 图2–1 80C51的内部结构图 图2–2 80C51/80C52的封装及逻辑图 图2–3 非总线型单片微机引脚示意图 图2–4 指令寄存器和指令译码器 图2–5 算术逻辑运算单元ALU 图2–6 80C51单片微机的时钟电路 图2–7 振荡器的结构和振荡电路原理 图2–8 80C51单片微机指令时序 图2–9 80C51单片微机存储器映象图 图2–10 片内数据存储器各部分地址空间分布图 图2－11 P0口位结构原理图 图2–12 P1口位结构原理图 图2－13 P2口位结构原理图 图2–14 P3口位结构原理图 图2–15 复位电路结构图 图2–16 复位电路 图2–17 80C51单片微机低功耗方式的内部结构 图2–18 89C51的闪速存储器编程和校验 图2–19 89C51的闪速存储器的编程和校验 表2–1 工作寄存器组 表2–2 字节地址和位地址的关系 表2–3 特殊功能寄存器名称和地址 表2–4 特殊功能寄存器(SFR)的位地址 表2－5 80C51并行I/O接口的异同 表2–6 特殊功能寄存器SFR的复位状态 表2–7 待机和掉电保护方式时引脚状态 表2–8 89C51闪速存储器的编程方式 表2–9 89C51程序锁定位不同的编程状态及其特点 18H～1FH 3组 1 1 10H～17H 2组 0 1 08H～0FH 1组 1 0 00H～07H 0组 0 0 寄存器R0～R7地址 组号 RS0 RS1 有关位操作的指令有： 置位、清除：SETB P1.i ；P1.i←1 CLR Pl．i ；P1．i←0 输入、输出：MOV P1．i，C ；P1．i←CY MOV C，P1．i ；CY←P1.i 判跳： JB P1．i，rel ；P1.I=1，跳转 JBC P1．i，rel ；P1.i＝0，跳转且 ；P1.i＝0 逻辑运算： ANL C，P1．i ；CY←（P1.i·CY） ORL C，P1．i ；CY←（P1.i＋CY） P1．i中的i＝0，…7。 P1口不仅可以以8位一组进行输入、输出操作，还可以逐位分别定义各口线为输入线或输出线。例如： ORL P1，＃0 0 0 0 0 0 1 0 B 可以使P1．l位口线输出l，而使其余各位不变。 ANL P1，＃1 1 1 1 1 1 0 1 B 可以使P1．1位线输出0，而使其余各位不变。 ⑵ 读引脚操作和读锁存器操作 从P1口的位结构图中可以看出，有两种读口的操作：一种是读引脚操作，一种是读锁存器操作。 ???? 在响应CPU输出的读引脚信号时，端口本身引脚的电平值通过缓冲器BUF1进入内部总线。这种类型的指令，执行之前必须先将端口锁存器置1，使A点处于高电平，否则会损坏引脚，而且也使信号无法读出。 这种类型的指令有： MOV A，P1 ；A←P1 MOV direct，P1 ；direct←P1 ???? 在执行读锁存器的指令时，CPU首先完成将锁存器的值通过缓冲器BUF2读入内部，进行修改，然后重新写到锁存器中去，这就是“读一修改一写”指令。 这种类型的指令包含所有的口的逻辑操作（ANL、ORL、XRL）和位操作(JBC、CPL、MOV、SETB、CLR等）指令。 ⑶ P1口的多功能线 在80C52中，P1．0和P1．1口线是多功能的，即除作一般双向I/O口线之外，这两