集成电路设计-part1-5.ppt

选择Tools——Extract 命令 * * AND active pimp pdiff NOT active pdiff ndiff SELECT ndiff INSIDE nwell ntap NOT ndiff ntap nsdg SELECT pdiff OUTSIDE nwell ptap NOT pdiff ptap psdg OR nsdg psdg sdg OR ptap ntap tap OR psdg ptap pplus OR nsdg ntap nplus AND poly1 nsdg ngate AND poly1 psdg pgate WIDTH nwell LT 3.0 output TBa 1 ENC[TO] psdg nwell LT 1.8 output TBf 1 ENC[TO] ntap nwell LT 0.4 output TBd 1 EXT[TO] ptap nwell LT 0.4 output TBg 1 辨认几何图形上的单元 连接描述 格式： connect(layer1,layer2,contact) connect(n well wire, ndiff, ndiff) connect(subs, pdiff, pdiff) 元件描述 # NMOS transistor with poly1 gate device = MOSFET( RLAYER=ntran; Drain=ndiff, AREA, PERIMETER; Gate=poly wire; Source=ndiff, AREA, PERIMETER; Bulk=subs; MODEL=NMOS; ) 结果 M1 3 1 2 3 NMOS L=700n W=2.1u AD=4.41p PD=8.4u AS=4.41p PS=8.4u * M1 DRAIN GATE SOURCE BULK (2 -1 8 1) * Total Nodes: 3 * Total Elements: 1 * Total Number of Shorted Elements not written to the SPICE file: 0 * Extract Elapsed Time: 1 seconds TDB版图设计文件格式是TANNER公司专有的，为了能与其他设计系统以及掩模制造商进行交流，必须将TDB格式转换为通用的CIF或GDSII格式，或把CIF和GDSII格式文件输入转换为TDB文件格式。 File/Import Mask Data命令将导入GDSII/CIF文件。 Process No. Frame Dig. Area Level C/D Nwell 1 C Pwell 11 C Active 2 D POLY1 3 D POLY2 14 D High Poly Rs 13 D N+S/D 5 C P+S/D 4 C Contact 6 C Metal 1 7 D Via 8 C Metal 2 9 D PAD 10 C 一位全加器的电路设计 四位加法器的电路设计 利用SPR设计四位加法器的版图 版图验证和输出 核心逻辑电路+输入输出PAD 在Lights.sdb 文件中有已绘制好的PAD，包括电源焊垫PadVdd、接地焊垫PadGnd、输入焊垫IPAD 与输出焊垫OPAD 输出成TPR 文件 用View—Design Navigator 命令 4、编辑组件，进行环境设定：选择setup—design命令对单位格点等进行设定； * * 5、选取图层： * * 6、选择绘图形状： * * 7、选择Tools—DRC?进行设计规则检查： * * 8、检查错误：选择file—open命令打开错误记录文件cell0.drc进行查看错误,利用tools—clear error layer?命令可清除错误符号; * * 9、移动对象：利用alt加鼠标拖曳的方式修改对 象的大小; * * 选择setup—design命令对单位格点等进行设定。 * * 要用到的设计规则： ? p阱之间间距8um. Pwell to pwell spacing =8um ? P阱对有源区的最小覆盖4um p-well surround active =4um ? 有源区最小宽度4um Active mininum width =4um ? 有源区最小间距4um Active to