用于RF收发器的简单基带处理器-AnalogDevices.PDFVIP

技术文章 | 分享至LinkedIn | 电子邮件 用于RF收发器的简单基带处理器 Rejeesh Kutty ADI公司 简介 基本设计 如今，无线系统无处不在，无线设备和服务的数量持续增长。 典型的RF系统如图1所示，直接RF系统除外。该图1仅显示了单 设计完整的RF系统是一项跨学科设计挑战，模拟RF前端是其中 个数据路径，反方向是该数据路径的镜像图像。本文中提出的 最关键的部分。然而，AD9361等集成RF收发器的推出显著减少 相关基带处理器允许对数据进行处理，以使其在两个RF系统之 了此类设计的RF挑战。这些收发器可为模拟RF信号链提供数字 间进行无线传输。下文讨论了基本设计要求。 接口，允许轻松集成到ASIC或FPGA ，进行基带处理。基带处理 在两个正交信号IQ上重复数据 ( ) 器 BBP 允许在终端应用和收发器设备之间的数字域中处理用 注意，载波相互独立且彼此不同步。因此，发射和接收载波之 户数据。此外，使用Simulink等系统建模工具可以轻松完成基 间存在相位和频率偏移。这将对接收器的解调产生不利影响。 带处理器设计。然而，新手用户可能会发现难以理解和解决 一个重要问题是信号反转，正交信号可能会反转其作用，因为 这个通信系统难题。本文尝试为无线传输通信系统设计和实施 偏移会定期合并和漂离。克服这种不确定性的简单方法是在两 简单的RF基带处理器。设计使用AD9361 FPGA参考设计框架，在 ® 个正交信号上重复相同数据。 AD-FMCOMMS2-EBZ和Xilinx ZC706平台上实施。 ( ) 以串行形式发送和接收数据按位 本文第一部分详细描述该基带处理器的一般设计原则。该部 分主要是BBP的理论介绍。在第二部分，使用ADI公司的AD9361 大多数情况下，与BBP连接的RF前端接口是DAC和ADC 。这些 FPGA参考设计讨论BBP的实际硬件实施。值得注意的是，主要 是模拟信号的数字接口。因此，不能简单地将数据发送到DAC 设计目标是使设计尽可能简单，并在实验室环境中演示快速 输入，并预计在ADC输出端获得相同数据。数据以串行形式发 无线数据传输。在使用和干扰RF频谱时，须考虑到法规及其 射，将单个位数据映射到DAC的全部分辨率。同样，数据以串 他影响。 行形式接收，从ADC 的全部分辨率解映射。这提供了充足的冗 余。如果这些是16位转换器，则接收器将从可能的65536数据集 中决定1或0。仅这一点，便可以显著简化解码。 I DAC ADC I 0 0 Data ?