EDA课程设计-数字式竞赛抢答器_精品.doc

课程 EDA技术课程设计 题目 数字式竞赛抢答器 专业 电子信息工程 姓 主要内容、基本要求、主要参考资料等 主要内容： 设计一个可容纳6组参赛的数字式抢答器，当第一个人按下抢答按钮时，其他组的按钮不起作用。当主持人按下“复位”按钮，所有组的按键才可用。 基本要求： 1、设计一个可容纳6组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 2、抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 3、设置一个主持人“复位”按钮。 4、主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出2-3秒的音响。 5、设置一个计分电路，每组开始预置100分，由主持人记分，答对一次加10分，答错一次减10分。 主要参考资料： [1] 潘松著.EDA技术实用教程(第二版). 北京：科学出版社,2005. [2] 康华光主编.电子技术基础 模拟部分. 北京：高教出版社,2006. [3] 阎石主编.数字电子技术基础. 北京：高教出版社,2003. 完成期限 2011.3.11 指导教师 专业负责人 2011年 3月7日 一、总体设计思想 1.基本原理 根据系统设计要求可知，系统的输入信号有：各组的抢答按钮ABCDEF，系统清零信号CLR，系统时钟信号CLK，计分复位端rst，加分按钮ADD，减分按钮ACC，系统的输出信号有：六个组抢答成功与否的指示灯控制信号输出口LEDA、LEDB、LEDC、LEDD、LEDE、LEDF，六个组抢答时的抢答时的计时数码显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。本系统应具有的功能有：第一抢答信号的鉴别和锁存功能；抢答计分功能；各组得分的累加和动态显示功能。 根据以上分析，我们可将整个系统分为三个主要模块：抢答鉴别模块QDJB；抢答计分模块JFQ；显示译码模块YMQ。 系统的工作原理如下：当主持人按下使能端CLR时，抢答器开始工作，ABCDEF六个抢答者谁先抢答成功则此选手的台号灯（LEDA-LEDF）将点亮，并且主持人前的组别显示数码将显示出抢答成功者的台号，扬声器发出2-3秒的音响。接下—来主持人提问若回答正确，主持人按加分按钮ADD，若回答错误，按减分按钮ACC，抢答计分模块JFQ将给对应的组加分或者减分，并将组该的总分显示在对应的选手计分数码管上。完成第一轮抢答后，主持人清零，接着重新开始，步骤如上。 2.设计框图 二、设计步骤和调试过程 总体设计电路 模块设计和相应模块程序 抢答鉴别模块 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity qdjb is port(rst,clk2:in std_logic; s0,s1,s2,s3,s4,s5:in std_logic; states:buffer std_logic_vector(5 downto 0); tmp:out std_logic); end qdjb; architecture one of qdjb is signal st:std_logic_vector(5 downto 0); begin p1:process(s0,rst,s1,s2,s3,s4,s5,clk2) begin if rst=0 then tmp=0;st=0000; elsif clk2event and clk2=1 then if (s0=1 or st(0)=1)and not( st(1)=1 or st(2)=1 or st(3)=1 or st(4)=1 or st(5)=1 ) then st(0)=1; end if ; if (s1=1 or st(1)=1)and not( st(0)=1 or st(2)=1 or st(3)=1 or st(4)=1 or st(5)=1) then st(1)=1; end if ; if (s2=1 or st(2)=1)and not( st(0)=1 or st(1)=1 or st(3)=1 or st(4)=1 or st(5)=1) then st(2)=1; end if ; if (s3=1 or st(3)=1)and not( st(0)=1 or st(1)=1 or st(2)=1 or st(4)=1 or st(5)=1) then st(3)=1; if (s4=1 or st(4)=1