电子技术讲解基础(数字部分)第五版_期末复习试题1.ppt

三态(TSL)输出门电路 1 1 1 高阻 × 0 输出L 输入A 使能EN 0 0 1 逻辑功能：高电平有效的同相逻辑门。称三态缓冲门。 输出有高、低电平两种状态，还有第三状态——高阻态。 常用不同形式的三态(TSL)门 教学基本要求 1. 熟练掌握组合逻辑电路的分析方法和设计方法； 2. 掌握编 码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用； 3.学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接。 4. 组合逻辑电路 组合逻辑电路分析 根据已知逻辑电路，经分析确定电路的的逻辑功能。 例: A B L 0 0 0 0 1 1 1 0 1 1 1 0 真值表 完成异或逻辑功能。 例 分析如图所示逻辑电路的功能。 1. 写出输出函数的逻辑表达式 2. 列写真值表 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 C B A 0 0 1 1 1 1 0 0 3. 确定逻辑功能 解： 输入变量的取值中有奇数个1时，L为1，否则L为0，电路具有奇校验功能。 例：用2输入与非门设计一个3输入的组合逻辑电路。当输入的二进制码小于3时输出为0；输入大于等于3时输出为1。 (2)由卡诺图化简 (3)用2输入与非门实现上述逻辑表达式 解：(1)设输入变量为A、B、C，输出变量为L，列真值表。 逻辑表达式为 组合逻辑电路的设计 1. 编码器 典型的组合逻辑集成电路 编码器的分类：普通编码器和优先编码器。 I0 I1 I2 I3 Y1 Y0 1 0 0 0 X 1 0 0 X X 1 0 X X X 1 0 0 0 1 1 0 1 1 例：4线─2线优先二进制编码器，输入优先级别高到低依次为I3 、 I2 、 I1 、 I0。 输入I0为1时输出为00，但I0~I3都为0时输出也为00。不能区分。 设优先编码状态标志 例：2线 - 4线译码器的逻辑电路 L H H H H H L H L H H L H L H H L H H L L H H H L L L L H H H H × × H Y3 Y2 Y1 Y0 A0 A1 E 输出 输 入 功能表 使能 使能端 (无效)， 译码器非工作状态，输出全1。 (有效)， 译码器工作状态， 二进制译码。 2. 译码器/数据分配器 例：74HC139集成译码器 L H H H H H L H L H H L H L H H L H H L L H H H L L L L H H H H × × H Y3 Y2 Y1 Y0 A0 A1 E 输出 输 入 功能表 例 即： 用2线---4线译码器实现异或函数 74HC138(74LS138)集成译码器 引脚图 逻辑符号 逻辑图 74HC138集成译码器功能表 L H H H H H H H H H H L L H H L H H H H H H L H H L L H H H L H H H H H H L H L L H H H H L H H H H L L H L L H H H H H L H H H H H L L L H H H H H H L H H L H L L L H H H H H H H L H H L L L L H H H H H H H H L L L L L L H H H H H H H H H × × × × × L H H H H H H H H × × × H X × H H H H H H H H × × × × H × A2 E3 输 出 输 入 A1 A0 例： 译码器的扩展 用74X139和74X138构成5线-32线译码器 输入5线 输出32(25)线 3线–8线译码器的输出含三变量函数的全部最小项。 基于这一点用该器件能够方便地实现三变量逻辑函数。 例： 用译码器实现逻辑函数。 . . . 当E3 =1，E2 = E1 = 0时，译码器使能 用一片74HC138实现函数 例： 在译码器的输出端加一与非门，即可实现给定的组合逻辑函数。 七段显示译码器 最常用的显示器有：半导体发光二极管和液晶显示器。 共阳极显示器 共阴极显示器 a b c d f g e 显示器分段布局图 +5V a b c d e f g a b c d e f g 由七段显示译码器提供段信号。 译 码