可编程逻辑器件 海南大学.ppt

8.3 PAL可编程阵列逻辑 双极型工艺制作，熔丝编程方式 由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。 通过对与逻辑阵列编程可以获得不同形式的组合逻辑函数。 常见的PAL器件中，输入变量最多的可达20个，与阵列的乘积项有80个，或逻辑阵列输出端最多有10个，每个或门的输入端最多达到16个。 PAL的几种输出电路结构和反馈形式 一、专用输出结构 所设置的输出端只能用作输出使用。 用来产生组合逻辑函数。 二、可编程输入/输出结构 三、寄存器输出结构 四、异或输出结构 五、运算选通反馈结构 图示电路产生16种算术运算和逻辑运算结果的PAL。 8.3.3 PAL的应用举例 例8.3.1 用PAL器件设计一个数值判别电路要求判断DCBA的大小属于那个区间。 例8.3.2 设计一个4位循环码计数器，要求所设计的计数器具有置零和对输出进行三态控制的功能。 用PAL器件设计这个计数器，所用器件中应包括4个触发器和相应的与或逻辑阵列。查手册PAL64R4满足要求。 得到了驱动方程和输出进位信号的方程后，对PAL进行编程。图在课本上的P417。以上设计工作在开发系统上自动进行，只要按照软件规定的格式输入逻辑真值表即可，其余工作由计算机去完成。 与逻辑阵列的交叉点上设有E2CMOS 编程单元，其结构为 地址映射图对GAL的编程是在开发系统的控制下完成，编程时逐行完成的。 上图为GAL16V8结构控制字的组成，其中n是代表OLMC的编号，这个编号与每个OLMC连接的引脚号码一致。 或门中有8个来自与阵列的输入端，这样，在或门的输出端能产生不超过8项的与或逻辑函数。 OLMC的5种工作模式 P423 5种工作模式简化电路P424 8.4.3 GAL的输入特性和输出特性 输入缓冲电路，是一种较为理想的高输入阻抗器件，在正常的输入电压范围内，输入端漏电流不超过10uA。 输出缓冲电路采用单一类型的N沟道增强性MOS管，不会出现CMOS电路的锁定效应，输出具有“软开关特性”。 8.5 可擦除的可编程逻辑器件EPLD EPLD是继PAL和GAL之后推出的可编程逻辑器件，采用CMOS和UVEPROM工艺制作，集成度比较高，属于高密度PLD。 特点：CMOS工艺，低功耗、高噪声容限 使用UVPROM工艺，集成度高，造价便宜 输出部分采用可编程的输出逻辑宏单元OLMC，增加了预置数和异步置零功能。 8.6 FPGA现场可编程门阵列8.6.1 FPGA的基本结构 静态存储单元由两个CMOS反相器和一个控制管T组成，停电后不能数据保存，是一个CMOS工艺的静态随机存储器SRAM结构，具有数据的易失性，须将数据存放在一片E2PROM中。 FPGA的IOB除了几个个别的引脚外，大部分引脚都与可编程的IOB相连，均可根据需要设置成输入端或输出端。 FPGA的CLB包含组合逻辑电路和存储电路，可设置成规模不大的组合逻辑电路或时序逻辑电路，通过编程可以产生任何形式的四变量组合逻辑函数。 FPGA的IR为了能将CLB和IOB连结成各种复杂的系统，在布线区布置了各种丰富的连线资源。包括金属线、开关矩阵SM和可编程连接点PIP。 8.7 PLD的编程 PLD的编程工作必须在开发系统的支持下完成。 包括软件和硬件两部分。 开发系统软件是指PLD专用的编程语言和相应的汇编程序或编译程序。分为汇编型、编译型和原理图收集型三种。 目前开发系统软件向集成化发展。 开发系统硬件部分包括计算机和编程器。编程器是对PLD进行写入和擦除的专用装置。 8.8 在系统可编程逻辑器件ISP-PLD(Lattice公司为例) 低密度ISP-PLD在GAL电路的基础上加进了写入/擦除控制电路形成。 高密度ISP-PLD 电路构成复杂，功能强。 这种结构形式也被称作CPLD。 举例：ispLSI1032 具有32个通用逻辑模块GLB，64个输入输出单元IOC，可编程内部连线和编程控制电路。 本章要求 掌握可编程逻辑器件的分类和特点。 了解各种PLD在电路结构和性能上的特点。 作业：P440-441 8.1，8.3，8.7 0-低有效 1-高有效 寄存器 输出 0/1 0 1 0 0-低有效 1-高有效 时序电路中的组合输出 0/1 1 1 0 0-低有效 1-高有效 反馈组合输出 0/1 1 1 1 0-低有效 1-高有效 专用组合输出 0/1 0 0 1 专用输入 X 1 0 1 输出极性 工作模式 XOR n AC1 n AC0 SYN 高密度PLD 由三种可编程单元和用于存放编程数据的静态存储器组成。 输入/输出模块 可编程逻辑模块 互联资源IR FPGA的下载虽然可以在系统进行，但给F