数字电路设计介绍调测方法及电气制图知识(LU).ppt

电工电子实验(一);本次课的教学内容;数字电路的实验方法与调测;TTL与COMS数字集成电路的使用规则; 2.多于输入端的处理 (1)对与门和与非门的多余输入端可采用下面2种方法处理： 接高电平 若前级驱动能力强，则可将多余输入端与使用端并联起来使用;3.输入电压：允许范围为+5.5～0.7V。若大于上限值，多发射极晶体管的发射结可能击穿；低于下限值时，衬底结可能导通。 4.输出端： ★输出端不允许直接接+5V电源或接地。 ★不允许两输出端短接，否则将烧毁芯片。;二. COMS器件使用规则 ;3.多余输入端不能悬空，因悬空时电位不稳定。COMS电路的多余输入端应根据逻辑要求接高电平或接地，或与使用端并联使用。 4.输出端不允许直接接+5V电源或接地。 5.测试时，COMS电路一定要先加高电平后再加输入信号；先撤去输入信号再去掉电源。;74系列：74HC；74LS;实验室常用74LS系列，它是由肖特基三极管构成，低功率PN结 ①静态工作电流在mA数量级，电压5V左右，所以功耗较大 ②可以允许使用的频率较高，可到10MHz;74HC系列：由场效应管构成，输入阻抗高，输出阻抗低 ①静态工作电流在μA数量级，电压5V左右，所以功耗较小 ②可以允许使用的频率较低，一般不超过1MHz;HC、LS两者的比较 ①一般说来构成规模比较大的数字系统，用 74HC比较好 ②如果电路的频率较高，用74LS比较好 ③两个系列从外观和管脚分配上来说都是一样的。 如果一个规模不大，工作频率1MHz的电路，两者使用起来是一样的。 ;COMS系列： 标准COMS 4000系列 ;阈值的概念 ;阈值的概念;例：请分别画出下列A、B、C三种输入信号经过非门（TTL电路、工作正常）后的输出信号波形（必须注明输出信号的高低电平） ;芯片管脚排列方式 ;管脚的分类与注意事项 ;数字电路的设计与调测 ;1.两种设计目的： 纯逻辑设计 科学研究，追求逻辑表述的最简化 工程逻辑设计 物理实现，追求易于实现和经济性 2.工程逻辑设计的特点： 以可以制造出电子设备为出发点，考虑现有元器件、设计人员水平、可利用的设计工具、设计的便利性、可靠性、经济性等诸多因素。 3.数字电路设计层次 系统级设计（大型数字系统 ??型数字系统） 电路级设计; 4.电路级的设计方法 试凑设计法——用现有各种成熟的电路拼凑出整体电路 综合设计法——先写出整体逻辑表达式，再推导出各个局部电路（电子设计自动化技术采用的就是综合法） 5.电路级逻辑关系的描述方法 电路图描述 硬件描述语言描述 VHDL VerilogHDL 有限状态机的流程图描述;数字电路的设计步骤;数字电路的测试 ;功能测试 ;静态测试法效率较低，而且电路的某些与动态特性相关的逻辑现象（如竞争、冒险），动态测试法则弥补了这些不足。 静态、动态测试法都分为组合电路和时序电路测试。 ;静态测试法;;测试注意事项; 2. 由于静态法测试时输入变化很慢，并且输 入信号时一个一个逐个改变的，与实际工作时的输入变化速度可能情况不同，测量输入信号时显示的输出变量是输入电平稳定后的情况。 尤其是当输入信号变化很快时，如果电路因器件延迟而产生了“竞争”或“冒险”现象，由于“竞争”或“冒险”产生的“毛刺”是非常窄的脉冲，用发光二极管是无法显示出来的，这是主要缺点。;时序电路的静态测试 1.逻辑功能的测试 很多时序电路是靠输入信号的前沿或后沿来触发的，所以，测试时序电路时，对边沿有要求的输入端必须输入一个脉冲信号。实验箱上提供单脉冲信号，由一个自复开关控制，每按一下就产生一个单脉冲。 ;;2.验证自启动性;动态测试法; 时序电路的动态测试 时序电路的动态测试一般是在被测电路时钟要求的频率范围内进行，时钟信号源由实验箱提供，示波器为观测各个被测点上波形的主要测量仪表。 有一些时序电路不但需要时钟信号，而且需要多种控制信号。 所以，如果时许电路有置数、控制等信号时，大多采用静态与动态相结合的测试方法，一部分测试输入信号（如CP）采用动态信号，一部分测试输入（如置数、位移控制等）由静态法产生 ;;结构测试;集成电路芯片故障：指集成电路芯片的功能不正常。可以通过手摸（是否发烫），或是观察电源指示表，或是输入逻辑信号进行测试就可发现故障点或可疑点。 由于芯片的管脚折断或折弯而未能插入实验板引起的故障往往体现在芯片的逻辑功能不能实现，这种故障需要进行仔细查找才能找到。 ;检查电路的一般方法;在检查电路时，应按照电路的逻辑功能进行推理分析，一步步缩小故障范围，最后找出故障加以排除。这样的查错方法，比盲目地反复检查布线要迅速、可靠得多。 对于有故障的多级电路，