第一天课程安排可编程逻辑器件概述PLD的发展历程.pdf

第一天课程安排 上午 可编程逻辑器件概述 QuartusII设计流程 EDA实验开发系统 实验一 正弦信号发生器 下午 实验一 正弦信号发生器 嵌入式逻辑分析仪SignalTapII 实验二 SignalTapII使用 实验三 通过流水线设计进行速度优化（机动） 1 可编程逻辑器件概述 清华大学电工电子中心 许忠信 zxu@tsinghua.edu.cn 2 PLD的发展历程 熔丝编程的 AMD公司 PROM和 推出PAL GAL器件 PLA器件 器件 FPGA器件 内嵌复杂 EPLD器件 CPLD器件 功能模块 的SoPC 3 1 PLD的分类 按集成度分类: 一般以GAL22V10芯片为分水岭 低密度可编程逻辑器件LDPLD 高密度可编程逻辑器件HDPLD 可编程逻辑器件（PLD ） 简单 PLD 复杂 PLD PROM PLA PAL GAL CPLD FPGA 4 PLD的分类 按结构分类 乘积项结构：大部分简单PLD和CPLD 查找表结构：大多数FPGA 按编程工艺分类 熔丝(Fuse)型 反熔丝(Anti-fuse)型 EPROM型，紫外线擦除电可编程逻辑器件 EEPROM型 SRAM型：大部分FPGA器件采用此种编程工艺 Flash型 5 简单PLD器件被取代的原因 阵列规模小，资源不够用于设计数字系统 片内寄存器资源不足，难以构成丰富的时 序电路 I/O不够灵活 编程不便，需专用的编程工具 6 2 FPGA/CPLD被广泛采用的原因 规模越来越大，单片逻辑门数已愈千万，如EP2S180。 开发过程投资小。FPGA/CPLD芯片在出厂前都经过了严 格的测试，而且设计灵活，发现错误可直接更改设计， 减少了投片风险。 用FPGA/CPLD试制功能样机，能以最快速度占领市场。 有些领域，标准协议发展太快，设计ASIC根不上技术更 新速度，只能依靠FPGA/CPLD完成系统研制与开发。 FPGA/CPLD开发工具智能化，功能强大。 新型FPGA内嵌CPU或DSP内核，支持软硬件协同设计， 可作为SOPC硬件平台。 7 ASIC设计的优势 功耗更低 能完成高速设计，许多数字ASIC工作频 率可达10GHz以上 设计密度大。相比之下，FPGA设计效率 不高，大量单元不能充分利用。 8 FPGA与ASIC技术的融合 在FPGA中内嵌ASIC模块，以完成高速、 大功耗、复杂的设计部分，而对于其它 低速、低功耗、相对简单的电路由传统 的FPGA逻辑资源完成