EDA实验三.docVIP

一、实验目的 1．能够了解BCD 七段显示译码器的设计原理。 2．能够用VHDL语言设计一个BCD 七段显示译码器电路。 3．能够自行验证设计电路的正确性。 二、实验设计内容及要求： 1．用vhdl语言设计一个BCD 七段显示译码器，并下载到实验板上。 2．要求输入信号为四位，并按照BCD 码的值进行显示。 三、实验器材： 软件：Altera公司的QuartusII软件。 芯片：Altera公司的EP2C8T144C8。 开发平台：台湾掌宇公司的CIC—310智能型可编程数字开发系统。 实验步骤 1．建立名为bcd_decorder的工程文件，并建立VHDL文本编辑文件在编辑环境中编写VHDL程序。代码如下： library ieee; use ieee.std_logic_1164.all; entity bcd_decoder is port(i:in std_logic_vector(3 downto 0); y:out std_logic_vector(7 downto 0)); end; architecture one of bcd_decoder is begin process(i) begin case i is when0000=y when0001=y when0