3d soc的测试结构和测试优化技术分析 word格式.docxVIP

致谢时间过得 真快，不 知 不觉我的 研究生 生活 时光已经 到了尾 声。在这几年 中， 系统结构 研究所 的老 师们的真 诚教导 和同 学们的无 私帮助 不仅 使我学到 了知 识，还培 养了我 如何 学习的能 力 ，在 这里 请接受我 最诚挚 的谢 意。感谢王伟 老师三 年来 对我的悉 心指导 与教 诲，他知 识渊博 ，治 学严谨， 不 仅在学业 上给予 了我 极大帮助 ，使我的 科 研能力和 知识水 平得 到了较大 的提高 ， 也教会了 我很多 为人 处事的道 理。正 是在 他的严格 要求与 亲切 关怀下才 使我能 够顺利地 完成学 业， 在此真诚 的对王 伟老 师表示最 衷心的 感谢 ，他的治 学态度 和待人处 事的人 格魅 力将不断 地激励 我前 进。 感谢 Design and Test 小 组的陈 田老师和 刘军老 师对 我的悉心 指导。感谢梁华 国教授 、欧 阳一鸣、 陈田、 易茂 祥、刘军 、黄正 峰等 老师， 他们 为我的课题研究 方面 提供了很 多无私 的帮 助。同时 ，我还 要感 谢师兄 师姐杨年 宏、高晶 晶、兰 方勇 、张欢、 董福弟 、李 鑫等，他 们在我 的研 究课题上 给了我 无私的帮 助。感 谢唐 勇、林卓 伟 研究 生同 学，他们 无论从 生活 上还是学 习上都 给了我很 大的帮 助。 感谢 张欢 、杨国 兵、 董寅东、 刘坤、 韩博 宇、李润 丰、郑 浏旸、钱 庆庆等 师弟 师妹，他 们给我 的学 习和生活 提供了 很多 无私的帮 助与支 持。在此 向他们 表示 深深的感 谢并祝 愿他 们未来的 生活一 帆风 顺。感谢王鑫 、王美 玲 、 彭伟等室 友，在 生活 上他们给 了我许 多 帮助、照顾 和 理解，在 此祝愿 他们 工作顺利 ，前程 似锦 ！感谢我家 中的父 亲母 亲、我的 亲戚朋 友为 我研究生 学业的 默默 支持。感 谢 他们对我 无私的 宽容 和理解。 没有他 们的 无私奉献 不会有 我的 今天。在 此祝愿 他们身体 健康， 万事 如意。感谢我的 男朋友 ，很 感谢他为 我付出 的 一 切和对我 的包容 和理 解。 最后，衷 心感谢 为评 阅论文而 付出辛 勤劳 动的各位 专家学 者， 以及本论 文所引用参 考文献 的作 者们！ 谨以此文 献给所 有关 心理解帮 助和支 持过 我的人们 。作者：李欣 2013 年 4 月 19 日3D SOC 的测试结构和测试优化技术研究摘要随着半导体制作工艺的发展和集成电路复杂度的提高，电子系统的设计开始由二 维设计转向三维设计。三维 (three-dimensional, 3D) 集成电路实现了电路器件层 的垂直堆叠并且通过过硅通孔（Through Silicon Vias, TSV)来实现器件层的垂直互 连。垂直堆叠方式潜在的好处是：降低总线长度，提高互连密度和减少传播延迟，提 高性能，降低功耗。片上系统（System On Chip，SOC）采用了芯核复用技术，将一 个完整的系统集成到单个芯片上，降低了芯片的设计时间，缩短了产品的上市周期。 基于 SOC 的三维集成电路由于集合了 SOC 和三维集成电路的优点，成为当今科研机构 和工业界的研究热点。虽然 3D SOC 具有高性能，低功耗等优点，但是它结构的独特性给测试问题带来 了很大的挑战，例如测试结构复杂，测试成本过高等。而如何通过测试优化技术来降 低测试成本是需要解决的重要问题。芯片测试应用时间、测试数据存储量和测试面积 开销是决定测试成本的关键因素，因此国内科研机构对这些关键因素已经展开了广泛 的研究。本文介绍了 3D SOC 技术，可测试性设计技术和芯片测试的必要性，详细介绍了 SOC 的测试结构、应用于 SOC 测试的 IEEE P1500 标准和测试外壳技术，以及 3D SOC 测试面临的挑战。首先针对细粒度划分的 3D SOC，提出了扫描链平衡的方法，在不提 高测试应用时间的前提下，将长度较短的扫描链进行合并，可以有效的降低测试数据 的存储量。对于给定的一个芯核，不同的划分层数会导致测试应用时间和测试数据存 储量的不同，因此本文提出测试成本函数，根据该测试成本函数，可以找到芯核的最 优的划分层数，已达到最优的测试成本开销。测试面积开销也是测试成本中不容忽视的部分。针对粗粒度划分的 3D SOC，测试 面积开销主要是指在芯片的可测试性设计阶段，封装在待测芯核周围的测试外壳的面 积开销。因此本文提出了轻测试外壳概念，通过使待测芯核复用其周围芯核的测试外 壳的边界寄存器来达到测试的目的。实验表明该方法可以有效的降低 3D SOC 可测试 性设计的面积开销。关键词： 3D SOC；测试应用时间；测试数据存储量；测试外壳Research on Test Architecture a