数字秒表的设计的的总结的报告.docVIP

数字秒表课程设计总结报告 课题名称 数字秒表设计 内容摘要 本实验要求设计一个计数范围在0.0—9.9秒的数字秒表。电路设计基本包括0.1秒脉冲发生器，信号控制端，整形电路，计数电路，译码电路和显示器这几部分构成。0.1秒脉冲发生器由555定时器构成的多谐振荡电路实现，由3端口接入计数器的时钟端。信号控制端由RS触发器实现，能够对整个电路进行清零、计数、停止和复位的作用。整形电路有单稳态触发器构成，对RS触发端输出的信号进行整形，但不改变其逻辑符号。本实验的技术器由两个十进制BCD码74LS160级联而成。在计数器的四个输出端分别接译码器的四个置数端，译码器由74LS48实现。这个电路设有两个开关K1，K2，通过K1，K2的置0和置1来实现对电路的清零、计数、暂停、复位的控制。这样，一个简易的数字秒表便设计完成了。 课题任务，指标，功能要求 课题任务：用中小规模集成电路设计一个数字秒表。 指标：计数范围在0.0—9.9秒之间。 功能要求：有清零、计数、停止和复位的功能。 单元框图 单元电路设计，参数计算，元器件选择 1、0.1秒脉冲发生器： 参数计算：T=0.7(Ra+2Rb)C 555定时器构成多谐振荡器，其芯片功能表如下： TH TR非 R非 OUT DIS X X L L 导通 2/3Vcc 1/3Vcc H L 导通 2/3Vcc 1/3Vcc H 原状态 原状态 2/3Vcc 1/3Vcc H H 关断 注明：6脚为THR，触发器输入端，低电平有效。 2脚为TRI，阀值输入端，高电平有效。4脚为RST，总复位端，低电平有效。 7脚为DIS，放电端。5脚为CON，控制端。1脚接地，8脚接电源。 3脚为输出端。TD为内部三极管。 其管脚图如下所示： 2、信号控制端，RS触发器，实现对这个电路的清零、计数、停止、复位功能。 RS触发器，其功能表如下： Rd非 Sd非 Qn+1 Qn+1非 1 1 Qn Qn非 0 1 0 1 1 0 1 0 0 0 1* 1* 注：RS触发器可由导线与74LS00二输入与非门构成 Rd非和Sd非都为1时，基本RS触发器实现信号保持功能，即Qn+1=Qn，Qn+1非=Qn非；当Rd非=0时，基本RS触发器直接置零；当Sd非=0时，基本RS触发器置1. 3、计数器用74LS160实现： 十进制BCD码计数器74LS160，其芯片功能如下： 输入 输出 CP Rd非 LD非 EP ET A B C D QA QB QC QD × L × × × × × × × L L L L ↗ H L × × A B C D A B C D × H H L × × × × × 保持 × H H × L × × × × 保持 ↗ H H H H × × × × 计数 ↗ H L × × L L L L L L L L 注：当Rd非=0时，计数器清零；当Rd非=1，LD非=0时，计数器预置数；当前两者都为1，EP或ET为0时，计数器有保持功能；当四者全为1时，计数器进行计数功能。 其管脚图如下： 4、显示译码功能： 显示译码器的真值表： 字型 输入 输出 A B C A B C D E F G 0 0 0 0 1 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 1 1 2 0 1 0 1 1 1 0 0 0 0 3 0 1 1 0 0 1 0 0 1 0 4 1 0 0 0 0 0 0 0 0 1 5 1 0 1 1 1 0 0 0 0 0 6 1 1 0 0 0 0 1 1 1 1 7 1 1 1 × × × × × × × 74LS48的管脚图如下所示： 5、74LS00二输入与非门集成电路，RS触发器就由它和导线搭接而成。其逻辑功能是有0出1，无0出0。其逻辑表达式：Ｙ＝，真值表如下： A B Y 0 0 1 0 1 1 1 0 1 1 1 0 其管脚图如下所示： 6、整形电路： 参数计算：tw =RCln2=0.67×3300pf×470=1μS 完整电路图，电路工作原理。 完整电路图： 电路工作原理： 1、0.1秒脉冲发生器 此实验的脉冲发生器由555定时器构成的多谐振荡器实现。f=1/T，T=0.1s，所以f=10Hz。以此估算RA，RB和C得值。T=0.7(Ra+2Rb)C，估算结果的到：C=1uf，RA+2RB=150K，是以确定RB=51K，然后调节RA，再由示波器确定其值使频率精确到10Hz。 2、基本RS触发器 基本RS触发器由74LS00二输入与非门构成，是低电平直接触发的触发器。控制K1，K2的高低电平对电路实现清零、计数、停止、复位功能。当K1=1，K2=