数字逻辑电路教程PPT第4章触发器.pptVIP

边沿触发型JK触发器(续) 如图是其波形图。 Q CP J K 1 0 图4-23 负边沿JK触发器波形图 1 1 1 1 1 0 0 0 0 ⒉集成D触发器：集成D触发器多数都采用维持阻塞结构（略） CMOS触发器 三态RS锁存器由与非门电路和或非门电路组成。 EN S R Qn+1 0 1 1 1 1 × × 1 1 0 1 1 0 0 0 高阻 Qn 1 0 不定 与非门电路 当EN=1时，CMOS传输门导通，电路处于工作状态，输出Q由下列特性方程决定： 当EN=0时，CMOS传输门断开，基本RS触发器与输出断开，输出为高阻状态； RS=0 EN S R Qn+1 0 1 1 1 1 × × 0 0 1 0 0 1 1 1 高阻 Qn 1 0 不定 或非门电路 触发器逻辑功能的转换 JK型和D型触发器的相互转换 JK型转换为D型 D型转换为JK型 D转换为JK Qn+1=D JK转换为D Qn+1=D 作业： 4-8，4-9，4-10 存在的问题 空翻问题：在一个脉冲期间触发器多次翻转称为空翻，空翻将造成计数错误。 解决办法： 主从触发器 边沿触发器 维持阻塞触发器 （D触发器多采用） 主从结构触发器的电路结构合特点 为了提高触发器的工作可靠性，希望它的状态在每次CP作用起建立只能变化一次。为此在同步RS触发器的基础上又设计出了主从结构触发器。 一、电路结构及工作原理 主从结构RS触发器(简称主从RS触发器)由两个同样的同步RS触发器组成，但它们的时钟信号相位相反，如图所示。 其中由与非门G5~G8组成的同步RS触发器称为主触发器，由与非门G1~G4组成的同步RS触发器称为从触发器。 一、电路结构及工作原理(续) 当CP=1时门G7、G8被打开，而门G3、G4被封锁，故主触发器根据S和R的状态翻转，而从触发器保持原来的状态不变。 一、电路结构及工作原理(续) 当CP由高电平回到低电平时，G7、G8被封锁，此后不管S、R的状态再如何变化，在CP=0的全部时间里主触发器的状态不再改变。与此同时，门G3、G4被打开，从触发器按照与主触发器相同的状态翻转。 因此，在CP的一个变化周期中触发器的输出状态只可能改变一次。 例如触发器的起始状态为0，则当CP=l时若S=l、R=0，主触发器将被置1， 当CP回到低电平以后，从触发器的CP变成了高电平，它的输入为S=Q=1、 ，因而被置成l状态。 得到Q=1， ，而从触发器保持0状态不变。 由于输出状态的变化发生在CP信号的下降沿，所以图中的主从RS触发器属于下降沿动作型。 在逻辑符号中用CP输入端的小圆圈表示下降沿动作。在CP上升沿动作时，不画这个小圆圈。 将上述的逻辑关系写成真值表，即可得出表4叫的主从RS触发器特性表。 例在图4-8所示的主从RS触发器电路中，若CP、S、R的波形如图所示， 试求Q和 端的输出波形。 解:因为在每次CP=l时期间里S和R的状态都是稳定不变的，所以可根据特性表用CP下降到达时S、R的状态决定触发器应有的次态。 这样就得到了如图4-9中给出的Q、 波形。 由图可见，每次输出状态的改变均发生在CP的下降沿。 从同步RS触发器到主从RS触发器的这一演变，解决了CP=l期间触发器可能发生多次翻转的问题。 但由于主触发器是同步RS触发器，所以对输入信号的约束条件仍需遵守，即保证SR=0。 为便于使用，希望即使输入信号出现了S=R=l的情况，触发器的次态也是确定的。 因此，还需要进一步改进电路结构。 改进电路结构 改进电路结构(续) 如果把主从RS触发器的Q 和 端的状态作为一对附加的控制信号接回到输入端，如图所示，就可以达到这个目的。 这一对反馈线通常在制作集成电路时已在内部连好。为表示与主从RS触发器的区别，以J、K表示两个信号输入端，并把图4-14电路叫做主从结构JK触发器(简称主从JK触发器)。 改进电路结构(续) 主从触发型JK触发器 G1、G2、G3、G4和G5、G6、G7、G8分别组成从、主同步RS触发器。 时钟CP直接或经G9倒相后分别送给主、从触发器。 主从触发型JK触发器(续) 由于 、 端接在输出级与非门的输入端，所以用其对触发器置1和置0不受CP的限制， 为直接置1和置0端。 由输出端Q、 反馈到输入的连线A和B使两个同步RS触发器构成了JK触发器。