数字电路与逻辑电路设计 第4章 双稳态触发器 PPT课件.pptVIP

1． 主从JK触发器的工作原理 ① J=K=0 0 0 1 1 保持原态： ② J=0，K=1 0 1 1 0 0 0 1 1 1 1 0 1 0 0 0 0 1 保持原态 翻转 1 1 1 1 0 置0态 ③ J=1，K=0 1 0 0 0 0 1 1 1 1 0 1 0 翻转 保持原态 1 1 0 1 0 1 1 0 0 1 置1态 ④ J=1，K=1 1 1 0 0 0 1 1 1 1 0 1 0 翻转 翻转 1 1 0 1 0 1 1 0 0 1 0 1 0 0 1 计数状态 2． 主从JK触发器的功能表、状态转换图和时序图 功能表 简化功能表 状态转换图 一次变化 【例2】 对于主从JK触发器，若时钟脉冲CP、J、K输入端的波形如图所示，设触发器的初态为“1”，试画出主、从触发器输出端Q主和的时序波形 解： 1 0 干扰脉冲 干扰脉冲 一次变化：在初态Q=0且CLK=1期间，J出现干扰脉冲会使触发器发生状态变化；在初态Q=1且CLK=1期间，K出现干扰脉冲也会使触发器发生状态变化。 一次变化 主从JK触发器芯片74HC72简介 管脚图 功能表 逻辑符号 置位端 复位端 4.3.2 边沿JK触发器 为了提高主从JK触发器的抗干扰能力，克服一次翻转变化问题，出现了边沿JK触发器 逻辑电路 逻辑符号 触发脉冲下降沿翻转 工作原理 0 1 0 0 1 1 1 0 1 0 1 1 1 0 1 1 Q随JK变化 边沿JK触发器的输出状态随输入改变只在脉冲下降沿到来的那一瞬间 集成双边沿JK触发器74HC112 简介 管脚图 功能表 【3】 若将例2的各输入电压输入到74HC112的某一个边沿触发器上，设初态为1，试画出输出端Q的波形 解： 1 1 1 0 1 0 0 0 0 0 结论：边沿JK触发器克服了主从JK触发器在CLK=1期间主触发器一次变化问题，提高了触发器的抗干扰能力 4.3.3 JK触发器的特点及特性方程 4.3.4 JK触发器的应用 JK触发器的应用非常广泛，它可以构成分频电路、计数器、寄存器以及脉冲序列发生器等等 分频电路 实际接线电路 波形 f f／2 f／4 4.4 D触发器、T触发器及T′触发器 4.4.1 D触发器 D触发器也称锁存器，其输出状态随输入数据而变 。 功能表 特性方程： 状态转换图 D触发器的动作特点：在触发脉冲CLK的作用下，输出端状态总是跟随输入端的状态，但要滞后输入端的状态。 电路构成： 1． 由同步RS触发器构成的D触发器 原理电路 逻辑符号 2． 主从RS触发器构成的D触发器 原理电路 逻辑符号 3. 边沿D触发器 原理电路 逻辑符号 CLK=1 1 0 0 工作原理 CLK=0 0 1 0 CLK由0变为1（上升沿到来） 0 1 1 1 【例4】 电路及输入信号X和CLK脉冲波形如图所示，试画出输出端Y1和Y2的波形，设触发器的初态均为“0”。 解： ， 集成双上升沿边沿D触发器74HC74简介 原理电路 功能表 D触发器的应用很多，可以作计数器、定时器、分频器等等，最广泛的应用是锁存器。锁存器就是当无外加触发脉冲时，触发器的状态会一直保持下去，即具有记忆(锁存)功能。 例如红外遥控接收电路 4.4.2 T触发器 特性方程： 即当输入端T=0时，触发器保持原态，即Qn+1=Qn；当T=1时，触发器为计数状态，即 ，当JK触发器的J=K=T，时，则成为T触发器，所以T触发器没有专门设计的芯片产品 4.4.2 T′触发器 凡是处于计数状态的触发器，都称为T′触发器，其特性方程为 T′触发器可以由JK触发器和D触发器构成 实现的电路 波形 ?本章小结 本章介绍了各种双稳态触发器的基本逻辑电路、工作原理、动作特点及简单应用。其中基本RS触发器是独立的触发器，也是组成其他触发器的基本电路，它的特点是输出的状态总是受输入端数据控制的。根据电路的结构将时钟触发器分成同步RS触发器、主从RS触发器、JK触发器、D触发器、T触发器和T′触发器，它们的输出状态不仅受控于输入端，还要由时钟脉冲CLK的脉冲决定 。触发器的应用非常广泛，它是构成时序逻辑电路的基本电路，如计数器、寄存器等。 作 业 4-1 4-2 4-4 4-6 4-7 第4章双稳态触发器 ?本章要点 本章介绍双稳态触发器的电路结构、工作原理和动作特点，是了解、分析和设计时序逻辑电路工作机理的基础。双稳态触发器是具有输出状态受输入端数据控制、并能保持“0”或者“1”两个稳定状态的电路，它是构成时序逻辑电路的基本部件根据逻辑功能可以