数字电路与数字逻辑 第5章_触发器.ppt

第五章 触 发 器 §4-1 概 述 P185 §5-2 触发器的电路结构与动作特点 §5-3 触发器的逻辑功能及其描述仿法 当T触发器的输入端为T=1时， 称为T’触发器。 T’触发器的特性方程： CP Q 1 CP EWB演示——JK组成的T触发器 4．主从JK触发器存在的问题——一次变化现象 例5.2.2 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。 0 1 0 1 0 1 1 1 0 1 1 0 1 1 0 1 0 0 1 1 0 1 由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。 2. 特性表 二. 主从 J K 触发器 1. 电路结构 Qn CP J K 0 0 0 0 1 1 0 1 1 X X 1 0 特性归纳 J=K=0时, Qn+1=Qn J≠K 时，Qn+1=J J=K=1时，Qn+1=Qn J K Qn Qn Qn+1 从触发器 主触发器 1 G1 G2 G3 G4 G1 G2 G3 G4 CP Q ， Q ， Q Q 计数状态下，电路的输出电压波形，随 CP 作用沿的到来自动改变。见图： 3 .几点说明 设初态Q=0 逻辑符号见下页 设：CP作用沿为下降沿 t CP t J=K t Q 1 3）J=K=1时，Qn+1=Qn 是计数状态。 图示主从JK触发器： 1) 1触发有效； 2) 没有约束条件； 5. 动作特点 CP = 1 期间，由于反馈信号的作用，不管J、K端的状态有多少次跳变，主触发器只能变化一次； CP=1 期间，若 JK端的状态有跳变，则无法根据其特性表，正确判断电路的输出状态。 4. 逻辑符号 为使主从 JK 触发器按其特性表正常工作， 在 CP = 1期间，必须使JK 端的状态保持不变。 C1 1J 1K Q Q SD RD J1 J2 CP K1 K2 C1 1J 1K Q Q SD RD J CP K C1 1J 1K Q Q J CP K 动作特点： 注意：图示主从JK触发器应该 对应CP下降沿确定Q端次态。 带来的问题： 特别强调： 5-2-4. 边沿触发器 为了提高触发器的抗干扰能力，希望触发器的次态仅仅取决于 CP 作用沿到达时刻，输入信号的状态。这样的触发器称为边沿触发器。 这里，重点介绍利用 CMOS 传输门构成的边沿 D 触发器 一、CMOS主从结构的边沿触发器 1．电路结构:由CMOS逻辑门和CMOS传输门组成 由于引入了传输门，该电路虽为主从结构，却没有一次变化问题， 具有边沿触发器的特性。 2．工作原理 触发器的触发翻转分为两个节拍： （1）当CP变为1时，TG1开通，TG2关闭。主触发器接收D信号。 同时，TG3关闭，TG4开通，从触发器保持原状态不变。 （2）当CP由1变为0时，TG1关闭，TG2开通，主触发器自保持。 同时，TG3开通，TG4关闭，从触发器接收主触发器的状态。 设：D=1（原状态Q=0） 0 1 1 1 0 1 1 0 1 0 3．带有RD端和SD端的 CMOS触发器 不定 0 1 弃权 Qn+1 1 1 0 1 1 0 0 0 SD RD 2.工作原理 CP TG 状态 主触发器 TG 状态 从触发器 CP = 0 CP = 1 TG1 导通 CP = 0 CP = 1 TG2 截止 TG1 截止 TG2 导通 TG3 导通 TG4 导通 TG3 截止 TG4 截止 自行保持 自行保持 Q’=D Q = Q’ = D 1.电路结构 Q = Q’= D 主触发器 从触发器 Q’= D 一.边沿D触发器 TG2 1 1 TG1 1 1 TG3 TG4 D Q ， Q ， Q Q CP CP CP CP CP CP CP CP 3. 特性表 4、逻辑符号 无跳变 X Qn 0 0 1 1 二. 动作特点 触发器保存下来的状态是CP 作用沿到达时刻的输入状态。 设初态Q=0 特别注意：当 D 端信号和 CP 作用沿同时跳变时，触发器存入的是 D 跳变前的状态。 0 0 例如： 说明 保持 存数 C1 1D Q Q D CP SD RD C1 1D Q Q D CP t CP t D t Q CP D Qn+1 JK触发器也有边沿触发型的，其逻辑符号有： SD RD C1 1J Q Q J CP 1K K S R SD RD C1 1J Q Q J CP 1K K S R 上升沿触发有效 下降