数字时钟电路原理图的设计.pptVIP

Preference 选项卡 《课程名称》 项目二 数字时钟电路原理图的设计 ◆任务4 建立元件库及创建原理图元件 ◆任务5 绘制数字时钟电路原理图 ◆任务6 设计层次原理图 ◆任务7 ERC检查及原理图报表生成与打印原理图 任务目标： 任务7 ERC检查及原理图报表生成与打印原理图 1、掌握各种报表的生成方法； 2、了解打印原理图的方法。 任务描述： 1、对数字钟电路进行电气规则检查，并对错误进行修改 2、对数字钟电路创建网络表、产生电路的元件列表。 电气规则检查，可以帮助发现电路中一些不合常规的地方和电气连接方面的错误。例如，某个输出引脚连接到另一个输出引脚就会造成信号冲突，未连接完整的网络标号会造成信号断线，重复的元件标号会使Advanced Schematic 无法区分不同的元件等。执行ERC后，程序会自动生成相应的检查错误报告，并且在发生错误的位置放置特殊符号提示设计人员。设计人员也可以人为地在原理图指定位置上放置“No ERC”符号以避开ERC检查。 一、电路的ERC检查 Setup 选项卡 Rules matrix 选项卡 1、执行菜单命令Tools/ERC…，打开如图所示的电气规则检查对话框， 进行ERC检查时，如果同一个网络上放置了多个网络名称，将产生错误指示 进行ERC检查时，如果某个网络标号没有放置在任何网络上，将产生错误指示 进行ERC检查时，如果某个电源符号没有连接在任何网络上，将产生电源未连接的错误指示 进行ERC检查时，如果整个检查范围内有重复的电路图名称，检查时将指示出这种错误 进行ERC检查时，如果在整个检查范围内，有重复的元件编号，将出现错误指示 进行ERC检查时，如果出现了总线标号格式错误，将指示出错误 进行ERC检查时，如果有输入特性的引脚是悬空的，将产生错误指示 如果本选项有效，则在进行ERC检查时，将不产生告警性（Warning）的问题输出 在完成ERC检查后，是否将检查结果生成文档形式。文档扩展名为ERC 在完成ERC检查后，是否在出现错误的地方加上错误标志。错误标志为红色的符号 如果电路使用了电路图式元件，在进行ERC检查时，是否要将检查深入到元件的内部电路 只对当前打开的电路图文件进行ERC检查 对当前打开电路图的整个项目进行ERC检查 对当前打开的电路图及其子电路图进行ERC检查 本选项的功能是设定ERC的检查范围 没有错误 2、生成相应的检查报告，扩展名为.ERC 我们把元件之间的连接线路称为网络，则网络表是描述元件及元件连接关系的文本文件，是原理图与印制电路板（PCB）之间的桥梁。 二、网络表 ①打开原理图文件。 ②执行菜单命令 Design|Create Netlist，系统弹出Netlist Creation网络表设置对话框 1、产生网络表 网络表输出格式 网络标志符作用范围 设定对哪些电路图生成网络表 ③网络表选项的设置 ： 动将原理图编号附加到网络名称上，可以识别网络在哪一张电路图上，使用这个选项有利于跟踪错误 如果电路中有电路图式元件，确定是否将生成网络表的处理深入到元件的电路图内部，将它也作为电路图一并处理，并生成网络表 确定是否将电路中没有命名的单个元件转换为网络 确定是否将跟踪结果形成一个文件，文件扩展名为TNG 任何动作都加以跟踪，并形成跟踪文件写入到以TNG为后缀名的文件中 只有当电路中的内部网络结合到项目网络时，才进行跟踪并形成跟踪文件 只有当项目文件的内部网络进行结合后，才将此步骤的内容形成跟踪文件 确定跟踪文件是否包括网络信息 网络表文件中的内容包括元件描述和网络连接描述两部分。 1.元件的描述 [ 元件声明开始 R1 元件标号 AXIAL0.3 元件封装形式 10K 元件标注 ] 元件声明结束 2.网络连接描述 （ 网络定义开始 NetR1_1 网络名称 R1_1 此网络的第一个端点 R2_1 此网络的第二个端点 C1_2 此网络的第三个端点 ) 网络定义结束 2、网络表的格式 元件引脚列表是将处于选中状态元件的引脚进行列表。 三、元件引脚列表 ①选中要产生元件引脚 列表的元件 ②执行菜单命令 Reports|Selected Pins，系统弹出Selected Pins对话框 元件清单中主要包括元件名称、元件标号、元件标注、元件封装形式等内容。 四、元件清单 执行菜单命令Reports|Bill of Material，系统弹出向导窗口 Project：产生整个项目 的元件清