MAX+PLUS_II快速入门3.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
MAXPLUS_II快速入门3

数字电子技术综合实验 MAX+PLUS II 快速入门 MAX+PLUS II 是Altera 公司的全集成化可编程逻辑设计环境。它的界面 友好,在线帮助完备,初学者也可以很快学习掌握。完成高性能的设计。另外, 在进行原理图输入时,可以直接放置74 系列逻辑芯片,所以对于普通爱好者来 说,即使不使用Altera 的可编程器件,也可以把MAX+PLUS II 作为逻辑仿真工 具,不用搭建硬件电路,即可对自己的设计进行调试,验证。下面以具体实例 介绍MAX+PLUS II V10.0 的使用。 功能  MAX+PLUS II 的编译核心支持 Altera 的 FLEX 10K、FLEX 8K、MAX9000 、 MAX7000 、FLASHlogic 、MAX5000 、Classic 系列可编程逻辑器件;  MAX+PLUS II 的设计输入、处理与校验功能一起提供了全集成化的一套可编程逻 辑开发工具,可加快动态调试,缩短开发周期;  MAX+PLUS II 支持各种HDL 设计输入,包括VHDL、Verilog 和Altera 的AHDL;  MAX+PLUS II 可与其他工业标准设计输入、综合与校验工具链接。与CAE 工具的 接口符合EDIF200 和209 、参数化模块库(LPM )、Verilog 、VHDL 及其它标准。 设计者可使用Altera 或标准CAE 设计输入工具去建立逻辑设计,使用MAX+PLUS II 编译器对Altera 器件设计进行编译,并使用Altera 或其它CAE 校验工具进行器 件或板级仿真。MAX+PLUS II 支持与 Synopsys 、Viewlogic 、Mentor Graphics 、 Cadence、Exemplar 、Data I/O 、Intergraph 、Minc 、OrCAD 等公司提供的工具接口; 使用 使用MAX+PLUS II 进行设计包括四个阶段:设计输入、设计处理、设计验证和 器件编程。 下面以一个最简单的例子,用ALTERA 的EPLD——EPF10k10 实现二分频器,来 示范用MAX+PLUS II 进行开发的全过程。 首先启动MAX+PLUS II,进入集成开发环境 运行:maxstart.exe 设计输入建立一个新设计输入文件,这里我们采用原理图方式Graphic Editor file (*.gdf)来进行设计输入,这是最方便,最直观的逻辑输入方法 选择 “OK”进入编辑状态 接着输入逻辑元件,在编辑区的空白处双击鼠标。在Symbol Name 栏输入dff, 表示D 触发器 选择 “OK”,D 触发器就被放在编辑区内。放置器件时,在Symbol Libraries 框中选择prim 库,就可以选择常用的门器件;在Symbol Libraries 框中如选 择mf 库,就可以选择常用的74 系列逻辑芯片。下面再放一个反相器not : 在反相器上按鼠标右键,将反相器旋转180 度 下面放置I/O 脚,输入脚:input,输出脚:output 。 常用器件名称prim 库(三态门-btri ;与门-and2,and3.. ;与非门-band2,..; 或门-or2,or3..,异或门-xor,非门-not,D 触发器-dff, dffe 带有使能端;JK 触发器-jkff..;T 触发器-tff ;输入-input ;输出-output ; mf 库 (74ls161-74161 ;74ls290-74290 ;.. 依次对应),注意在设计时只用在器件的 输出部分才可以用三态门,逻辑电路的内部不要使用三态门,这是由器件结构 所决定的,可参看数电关于cpld,fpga 结构部分)。 鼠标移动到器件的端上就变小十字,拖动即可画线,如图连接 在PING_NAME 上单击,选edit pin name 编辑管脚名为clk,clr、q1,q0. 好了,设计输入告一段落,将设计文件存盘,file-Save as –count4.gdf 编译 上面已经完成了原理图的输入,需要

文档评论(0)

mliaojfangwi + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档