计算机组成原理试题(B卷)答案.docVIP

计算机组成原理试卷B答案 一 选择题 1．B 2．A 3．B 4．A 5．C 6．C 7．D 8．A 9．C 10．B 二 填空题 1．A．（58）10 2．A．高速缓冲 B．速度 C．多级cache体系 3．A．数据传送 B．算术运算 C．逻辑运算 4．A．时间 B．空间 C．时间+空间 5．A．主设备 B．控制权 C．总线仲裁 6．A．存储密度 B．存储容量 C．平均存取时间 7．A．组成 B．选择型 C．多路型 8．A．全相联 B．直接 C．组相联 三 计算题 解：设最高位为符号位，输入数据为[ x ]补 = 01111 [ y ]原 = 11101 [ y ]补 = 10011 算前求补器输出后： x = 1111 y = 1101 1 1 1 1 × 1 1 0 1 1 1 1 1 0 0 0 0 乘积符号位运算： 1 1 1 1 x0⊕y0 = 0⊕1 = 1 + 1 1 1 1 1 1 0 0 0 0 1 1 算后求补级输出加上乘积符号位1，最后得补码乘积值为 。 利用补码与真值的换算公式，补码二进制数的真值是： x×y = -1×28 + 1×25 + 1×24 + 1×23 + 1×22 + 1×20 = -195 十进制数乘法验证： x×y = （+15）×（-13）= -195 解：每道存储容量为：15×512B = 7680B 磁盘转速为：360转 / 分 = 6转 / 秒 访存时间为：1 / 6 ×1000ms ×1/2 = 83.3 ms 写入一道数据需用（平均）：（10 + 40）/ 2 + 83.3 = 108.3ms 写入一道数据需用（最多）：40 + 83.3 = 123.3ms 写入数据所用道数：38040 ÷ 7680 = 5（道） 平均所需时间：108.3ms×5 = 541.5ms 最长时间 ：123.3ms×5 = 616.5ms 四 应用题 1．解：指令格式与寻址方式特点如下： 二地址指令，用于访问存储器。操作码字段可指定64种操作。 RS型指令，一个操作数在通用寄存器（共16个），另一个操作数在主存中。 有效地址可通过变址寻址求得，即有效地址等于变址寄存器（共16个）内容加上位移量。 2．解 ：存储器地址空间分布如下图所示，分三组，每组8K×16位。 由此可得存储器方案要点如下： 组内地址 ：A12 ——A0 （A0为低位）； 组号译码使用2 ：4 译码器； RAM1 ，RAM 2 各用两片SRAM芯片位进行并联连接，其中一片组成高8位，另一片组成低8位。 用 MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 PU的R / W 信 号与SRAM的WE端连接，当R / W = 1时存储器执行读操作， 当R / W = 0时，存储器执行写操作。 3．解：（1）已知微地址寄存器长度为8位，故推知控存容量为256单元。所给条件中微程序有两处分支转移。如不考虑他分支转移，则需要判别测试位P1 ，P2（直接控制），故顺序控制字段共10位，其格式如下,AI表示微地址寄存器： P1 P2 A1,A2 … A8 （2）转移逻辑表达式如下： A8 = P1·IR6·TI A7 = P1·IR5·TI A6 = P2·C0·TI 其中TI为节拍脉冲信号。在P1条件下，当IR6 = 1时，TI 脉冲到来时微地址寄存器的第8位A8将置“1”，从而将该位由“0”修改为“1”。如果