分频器实验报告汇总.doc

实验六 分频器 郭秀珍 222012315220041 实验目的 掌握进程语句的语法格式； 掌握时序电路中clk上升沿的表示方法； 根据数字电路知识，在计数器的基础上实现分频。 实验原理 1、基本进程语句、clk上升沿的语法编写规则； 2、数字电路中计数器的工作原理。 三、实验过程 文本程序输入 RTL图 功能仿真 时序仿真 引脚分配 四、实验总结 时序电路要放在进程中，所以clk上升沿控制的计数部分要放在process中； 引脚分配中，clk时钟信号PIN124 4.194MHZ； 计数器中 如q=q+1；所以引入信号，既可作输出也可作输入。 实验感想 本实验在计数器的基础上，利用进程语句完成分频器的实验，回顾了数字电路中分频、计数的原理，并进一步熟悉掌握了进程语句、上升沿表示，信号赋值等的语法格式，最后利用Quartus软件进行综合、适配、时序仿真、功能仿真及引脚分配，收获颇深。