计数译码显示和简易数字钟精选.pptVIP

* 计数译码显示与数字钟 实验目的 掌握40161的逻辑功能及使用方法。 掌握CD4511译码显示电路的构成及使用方法。 进一步熟悉计数器输出波形的测试方法。 掌握计数、译码、显示电路的设计方法。 40161是一个4位二进制同步加计数器 CC40161功能表 1、同步计数器40161的逻辑功能 清零 使能 数据输入置数 进位 置数 ET=CTTETP CO=Q3Q2Q1Q0 ET CP 操作状态 0 x x x 清除 1 0 ? x 预置 1 1 ? 0 保持 1 1 ? 1 计数 实验原理 2. 构成任意进制计数器的方法 利用同步预置?清零 利用异步清零 优点：清零可靠 输出没有毛刺 构成多位计数器的级联方法 串行进位（异步） 优点：简单；缺点：速度较慢 六十进制计数器 构成多位计数器的级联方法 六十进制计数器 并行进位（同步） 优点：速度较快；缺点：较复杂 CD4511BC — BCD-to-7 Segment Latch/Decoder/Driver  Top View Display 灯测试 灭灯 锁存 与74LS48管脚基本兼容 A3 ? A0 ? A1 ? A2 ? 3. 七段显示译码器CD4511BC Truth Table *Depends upon the BCD code applied during the 0 to 1 transition of LE. X = Don’t Care Light Emitting Diode (LED) Readout 共阴七段显示器 译码显示电路 公共限流电阻 简易数字钟的功能要求 基本要求 准确计时，以数字形式显示时、分、秒的时间 小时的计时要求为“二十四进制”，分和秒的计时要求为“六十进制” 简易数字钟的组成框图 1. 分秒计数器的设计 电路的设计与装调 2. 小时计数器的设计 74LS290（或90）的功能表 计 数 L × L × 计 数 × L L × 计 数 L × × L 计 数 × L × L H L L H × H H × × L L L L × L × H H L L L L × × L H H QD QC QB QA CP R9(2) R9(1) R0(2) R0(1) 输 出 时钟 置位输入 复位输入 在计数或清零时，均要求R9(1)和R9(2)中至少一个必须为0。 只有在R0(1)和R0(2)同时为1时，才能清零。 2. 小时计数器的设计 用两片74LS290组成二十四进制计数器。 0 0 1 0 0 1 0 0 计数状态: 0000 0000 ～ 0010 0011(0010 0100) 0 0 0 0 0 0 0 0 整体反馈清零方式 (二十四进制计数译码显示电路) 校时电路的设计 实验内容和要求P165 完成数字钟基本功能（时分秒显示、校正小时和分钟） 小时的计时要求为“二十四进制”，分和秒的计时要求为“六十进制”。 验收 —— 演示功能。 选做数字钟扩展功能 定时闹钟。 仿广播正点报时（4低1高）。 * 1. 74LS 90在“计数状态”或“清零状态”时，均要求R 9(1)和R 9(2)中至少一个必须为“0”。 * * * 1. 74LS 90在“计数状态”或“清零状态”时，均要求R 9(1)和R 9(2)中至少一个必须为“0”。 *