第二章 DSP 硬件系统介绍.pptVIP

第二章 DSP 硬件系统介绍 TMS320C54XX硬件结构 TMS320系列DSP芯片的分类及应用 ·TMS320C2000平台：包括C24x和C28x系列，主要用于数字控制和运动控制。 ·TMS320C5000平台：包括C54x和C55x系列，主要用于高性能和低功耗的中高档应用场合，也是目前用户最多的DSP系列。 ·TMS320C6000平台：包括C62x和C64x和C67x系列，主要用于高性能，多功能，复杂应用场合。如移动通信基站等。 第一节 TMS320C54XX硬件结构简介 TMS320C54xx具有以下优点： 围绕1组程序总线、3组数据总线和4组地址总线建立的改进型哈佛结构，使得性能和多功能性得以提高。 具有高度平行性和专用硬件逻辑的CPU设计，使芯片性能大大提高。 高度专业化指令集，更适用于快速算法的实现和高级语言编程的优化。 模块化结构的设计，使派生器件得到了更快的发展。 最新的IC制造工艺，提高了芯片性能，降低了功耗。 最新的静态设计技术使得芯片具有更低的功耗和更强的辐射能力。 （17）8位并行主机接口（HPI）、强化的8位并行主 机接口、16位并行主机接口 （18）多种节电模式 （19）片内基于扫描的仿真逻辑 TMS320C54X硬件结构的组成： 总线 中央处理器(CPU) 中央存储器 片内外设备 复位电路 芯片的串行口和外设接口 TMS320C54x片内有8组16位主总线： 一组程序总线(PB)传送取自程序存储器的指令代码和立即操作数 三组数据总线(CB、DB、EB)将内部各单元(如CPU,数据地址生成电路，程序地址生成电路，在片外围电路以及数据存储器)连接在一起。其中，CB和DB总线传送从数据存储器读出的操作数，EB总线传送写到存储器中的数据。 四组地址总线(PAB，CAB，DAB和EAB)传送执行指令所需要的地址。 TMS320C54x的 CPU由运算部件和控制部件组成 1个40位的算术逻辑单元(ALU) 2个40位的累加器(ACCA和ACCB) 1个40位-16~31位的桶形移位器 17╳17位乘法器 40位加法器 比较、选择和存储单元(CSSU) 指数编码器 各种CPU寄存器(CPU寄存器是存储器映射的，能够快速恢复和保存)。 运算部件 ALU(算术逻辑单元) 累加器 桶形移位器(定标移位器) 乘法器 加法器单元 比较、选择和存储单元 指数编码器 是用于支持单周期指令EXP的专用硬件，可以用EXP 和NORM指令对累加器的内容归一化。 例： EXP A ；(冗余符号位-8) → T寄存器 ST T, EXPONET ；将指数值存到数据存储器中 NORM A ；对累加器归一化 控制部件 1. 处理器工作方式控制及寄存器PMST 中央存储器 存储器地址、空间分配 程序存储器 数据存储器 特殊功能寄存器（存储器映像寄存器） 片内外围设备 通用I/O引脚(BIO和XF) 软件可编程等待状态发生器(SWWSR) 可编程块切换逻辑 主机接口(HPI) 硬件定时器 时钟发生器 串行通信接口 同步串口、缓冲串口(BSP)、时分多路串口(TDM) 复位电路 复位状态 TMS320C54x复位时，CPU中的ST0=1800H,ST1=2900H,PMST=FF80H 复位分为硬件复位(上电复位、手动复位)和软件复位 /RS （I）复位输入，PC指向0FF80H，影响各种寄存 器和状态位。 MP/MC （I）微处理器/微计算机方式选择引脚。如果复位时信号为低，那么内部程序ROM将映射到程序存 储空间的前28K。否则DSP将访问片外存储器和相应的 地址。 CNT （I） I/O电平选择。对于5V，CNT下拉至低电 平，输入输出电平与TTL兼容。对于3V则是与CMOS兼 容I/O接口电平。 3.多处理器信号 /BIO （I）转移控制输入。为低时执行一个条件转移指令。 XF （O/Z）外部标志输出（软件可控信号）XF可用于在多处理器结构中相互通信，也可作通用输出脚。 4.存储器控制信号 /DS、/PS、/IS （O/Z）数据、程序、I/O空间选择信号。它们除非与一个特定的外部空间通信时为低。其他时候总为高。在保持方式或EMU1/OFF为低时进入高阻态 /MSTRB （O/Z）存储器选通信号。通常为高，在访问外部数据或程序存储器时为低 READY （I）数据准备好输入信号。说明一个外设正准备好数据传输。 R/W （O/Z）读/写信号。与外设通信时的传递方向。保持方式或EMU1/OFF为低时进入高阻态。 /IOSTRB （O/Z） I/O选通信号。