第四章 8086微处理器.pptVIP

微型计算机系统的主要性能指标 一、字长 字长是CPU内部一次能并行处理二进制数码的位数，字长取决于CPU内部寄存器、运算器和数据总线的位数。字长越长，一个字所能表示数据的精度就越高，处理速度也加快。 二、CPU的时钟频率 CPU的时钟频率也称CPU的主频。CPU是按照严格的时序进行工作的，产生时序的脉冲源是CPU的时钟脉冲，CPU的时钟频率越高，CPU的工作节律加快，计算机系统的速度越快。 ALU：加法器 指令队列缓冲器：8086:6个8位寄存器 8088:4个8位 20位地址加法器：利用两个16位寄存器得到20位地址,寻址空间0-220（1兆） 8088的内部结构 4.2.3 存储器结构 任何一个20位物理地址，也称为绝对地址，都是由两部分组成：段基址和偏移地址。它们都是无符号的16位二进制数。 物理地址=段基址×16+偏移地址 物理地址和逻辑地址。物理地址就是实际地址，它具有20位的地址值，是惟一标识1MB存储空间的某一个字节的地址。逻辑地址由段基址和偏移地址组成。程序以逻辑地址编址。 段基址和偏移地址的配合方法见下图 存储器的分段 8086系统中存储器按字节编址，20根地址线可寻址的存储器空间为220 =1MB，这20位的地址称为物理地址。 8086内的寄存器是16位(16位机)，16位寄存器只能寻址64KB。 8086／8088系统中把1M存储空间分成若干个逻辑段，每个逻辑段容量≤64KB，因此1M的存储空间最少可分成16个逻辑段(0～15)。 允许逻辑段在整个存储空间浮动（位置不固定），即段与段之间可以部分重叠、完全重叠、连续排列、断续排列，非常灵活。在整个存储空间中可设置若干个逻辑段。 4.2.4 8086总线的工作周期 为了取得指令和传送数据的协调工作，就需要CPU的总线接口部件执行一个总线周期。在8086／8088中，一个最基本的总线周期由4个时钟周期组成，时钟周期是CPU的基本时间计量单位，它由计算机主频决定。在一个总线周期中，常将4个时钟周期分别称为4个状态，即T1状态、T2状态、T3状态、T4状态。 各个总线周期特点 T1:CPU往多路复用总线上发出地址信息，以指出要寻址的存储单元或外设端口的地址。 T2:CPU从总线上撤消地址，而使总线的低16位浮置成高阻状态，为传输数据做准备。总线的最高四位(A16～A19)用来输出本总线周期状态信息。这些状态信息用来表示中断允许状态，当前正在使用的段寄存器名等。 T3：多路总线的高4位继续提供状态信息，而多路总线的低16位(8088则为低8位)上出现由CPU写出的数据或者CPU从存储器或端口读入的数据。 Tw：在有些情况下，被写入数据或者被读取数据的外设或存储器不能及时地配合CPU传送数据。这时，外设或存储器会通过“READY”信号线向CPU发一个“数据未准备好”信号，于是CPU会在T3之后插入一个或多个附加的时钟周期TW，TW也叫等待状态。总线上的信息情况和T3状态的信息情况一样。 T4：当指定的存储器或外设完成数据传送时，便在“READY”线上发出“准备好”信号，CPU接收到这一信号后，会自动脱离TW或T3状态而进入T4状态。 注意：只有在CPU和内存或I／O接口之间传输数据时，CPU才执行总线周期。如果在一个总线周期之后，不立即执行下一个总线周期，那么系统总线就处在空闲状态，此时，执行空闲周期Ti。 ③ BHE/ S7，高8位数据允许/状态线 ④MN/MX，最小/最大模式控制信号，输入 +5V时，最小模式，接地最大模式。 ⑤RD，对内存或I/O读数据 ⑥WR，对内存或I/O写数据 ⑦M/IO，存储器/输入输出控制信号 ⑧ALE，地址锁存允许信号，8086送给地址锁存器8282/8283，T1时刻ALE有效，使得地址信息被保存在地址锁存器中 4.4.1.系统的复位和启动操作 8086／8088的复位和启动操作是在RESET引脚 上加上高电平触发信号来执行的。 当RESET引脚接受到高电平后的第1个时钟周期的 上升沿时，8086／8088进入内部RESET阶段。 内部RESET执行以下操作： 再过一个时钟周期，所有三态输出线就被设置成高阻状态，并且一直维持高阻状态，直到RESET信号回到低电平。 所有寄存器全部清零，代码段寄存器CS和指令指针寄存器IP分别初始化为FFFFH和0000H。所以，8086／8088在复位之后再重新启动时，便从内存的FFFF0H处开始执行指令，使系统在启动时，能自动进入系统程序。 由于标志寄存器清零，IF位被清零，所有中断