微电子技术发展的规律和趋势讲义.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
微电子技术发展的规律和趋势 摩尔定律 Moore定律 1965年Intel公司的创始人之一Gordon E. Moore预言集成电路产业的发展规律 集成电路的集成度每三年增长四倍, 特征尺寸每三年缩小 倍 硅片直径加大 摩尔定律:特征尺寸 Moore定律 ?? 性能价格比 在过去的20年中,改进了1,000,000倍 在今后的20年中,还将改进1,000,000倍 很可能还将持续 40年 硅微电子技术的三个主要发展方向 特征尺寸继续等比例缩小 集成电路(IC)将发展成为系统芯片(SOC) 微电子技术与其它领域相结合将产生新的产业和新的学科,例如MEMS、DNA芯片等 方向1:特征尺寸缩小 第一个关键技术层次:微细加工 目前0.18? m已开始进入大生产 0.13? m和0.11? m大生产技术也已经完成开发,具备大生产的条件 在0.11-0.07um阶段,最关键的加工工艺—光刻技术还是一个大问题,尚未解决 方向1:特征尺寸缩小 第二个关键技术:互连技术 铜互连已在0.25/0.18um技术代中使用; 可靠性问题还有待研究开发 金属布线层数 SOI技术:优点 完全实现了介质隔离, 彻底消除了体硅CMOS集成电路中的寄生效应 速度高 集成密度高 工艺简单 短沟道效应小,特别适合于小尺寸器件 体效应小、寄生电容小,特别适合于低压器件 SOI技术:缺点 SOI材料价格高 衬底浮置 表层硅膜质量及其界面质量 方向1:特征尺寸缩小 时钟频率 电源电压 金属布线层数 集成电路主流生产工艺技术发展趋势 设计 庄庆德 2001.11.15 设计 庄庆德 2001.11.15 设计 庄庆德 2001.11.15 SOC(System on Chip,片上系统)技术  开始:20世纪90年代  作为ASIC设计方法学的新技术,SOC始于20世纪90年代中期。1994年摩托罗拉发布的Flex Core系统(用于制作基于68000和Power PC的微处理器)和1995年LSI Logic公司为Sony公司设计的SOC,可能是基于IP(Intellectual Property)核完成SOC设计的最早报道。虽然SOC技术发展的时间不长,但它的问世导致了IC产业新的分工。 SOC(System on Chip,片上系统)技术    特征:  采用深亚微米(DSM)工艺技术  IP核( intellectual Property)复用  软硬件协同设计 SOC是从整个系统的角度出发,把处理机制、模型算法、芯片结构、各层次电路直至器件的设计紧密结合起来,在单个芯片上完成整个系统的功能 SOC必须采用从系统行为级开始自顶向下(Top-Down)地设计 SOC的优势 嵌入式模拟电路的Core可以抑制噪声问题 嵌入式CPU Core可以使设计者有更大的自由度 降低功耗,不需要大量的输出缓冲器 使DRAM和CPU之间的速度接近 SOC与IC组成的系统相比,由于SOC能够综合并全盘考虑整个系统的各种情况,可以在同样的工艺技术条件下实现更高性能的系统指标 0.35?m工艺SoC=0.25 ~ 0.18?m工艺制作IC 晶体管数目可以有数量级的降低 SOC的三大支持技术 软硬件协同设计:Co-Design IP技术 界面综合(Interface Synthesis)技术 软硬件Co-Design 面向各种系统的功能划分理论(Function Partition Theory) 计算机 通讯 压缩解压缩 加密与解密 IP技术 软IP核:Soft IP (行为描述) 固IP核:Firm IP (门级描述,网单) 硬IP核:Hard IP(版图) 是通用模块 CMOS DRAM 数模混合:D/A、A/D 深亚微米电路优化设计:在模型模拟的基础上,对速度、功耗、可靠性等进行优化设计 最大工艺荣差设计:与工艺有最大的容差 IC 与 IP IC:Integrated Circuit IP:Intellectual Property SoC之前 核心芯片 + 周边电路 + PCB = 系统板卡 SoC阶段 IP核 + glue logic + DSM = SoC SoC—提高ASIC设计能力的途径 IC产业的几次分工 IC设计的分工 IC产业的重要分工 设计 与 制作 的分工 Fabless Foundry 系统设计师介入IC设计 IP设计 与 SoC 的分工 Chipless IP的特点 复用率高 易于嵌入 实现优化 芯片面积最小 运行速度最高 功率消耗最低 工艺容差最大 Interfac

文档评论(0)

xingyuxiaxiang + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档