电子密码锁设计任务书及封面.docVIP

  1. 1、本文档共19页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子密码锁设计任务书及封面

本科生课程设计成绩评定表 姓 名 性 别 专业、班级 课程设计题目: 课程设计答辩或质疑记录: 成绩评定依据: 评 定 项 目 评分成绩 1.选题合理、目的明确(10分) 2.设计方案正确、具有可行性、创新性(20分) 3.设计结果(20分) 4.态度认真、学习刻苦、遵守纪律(15分) 5.设计报告的规范化、参考文献充分(不少于5篇)(10分) 6.答辩(25分) 总 分 任务书 学生姓名: 专业班级: 指导教师: 工作单位: 题 目: 初始条件: 要求完成的主要任务: (包括课程设计工作量及其技术要求,以及说明书撰写等具体要求) …,9,0,输入的密码用数码管显示,最后输入的密码显示在最右边的数码管上,即每输入一位数,密码在数码管上的显示左移一位。可删除输入的数字,删除的是最后输入的数字,每删除一位,密码在数码管的显示右移一位,并在左边空出的位上补充“0”。用一位输出电平的状态代表锁的开闭状态。 提高部分: 为保证密码锁主人能打开密码锁,设置一个万能密码,在主人忘记密码时使用。 任务安排: 设计任务及要求分析 方案比较及认证说明 系统原理阐述 软件设计课题需要说明:软件思想,流程图,源程序及程序注释 调试记录及结果分析 总结 参考资料 附录:程序清单 时间安排: 月日:月日:收集资料,方案选择月日:月日调试程序月日报告撰写月日交设计报告指导教师签名: 年 月 日一 设计任务及任务分析 1 二 方案比较及认证说明 2 三 系统原理阐述 3 四 程序设计与波形仿真 4 4.1 密码输入模块 4 4.2 密码锁控制模块 4 4.3 扫描显示模块 5 五 调试记录及结果分析 6 六 心得与体会 7 七 参考文献 8 附录一 密码锁顶层gdf文件图 9 附录二 程序清单 10 电子密码锁 一 设计任务及任务分析 此设计问题可分为用密码输入模块、密码锁控制模块、扫描显示模块。在密码输入模块中,对按键进行扫描,当有按键按下时,将对应的编码输入到控制模块中,密码控制模块要完成密码输入、删除、设置、检验的功能,扫描显示模块的功能是高频率的时钟脉冲对数码管按顺序扫描,动态显示密码。 设计一个电子密码锁,在锁开的状态下输入密码,设置的密码共4位,用数据开关K1~K10分别代表数字1,2,…,9,0,输入的密码用数码管显示,最后输入的密码显示在最右边的数码管上,即每输入一位数,密码在数码管上的显示左移一位。可删除输入的数字,删除的是最后输入的数字,每删除一位,密码在数码管的显示右移一位,并在左边空出的位上补充“0”。用一位输出电平的状态代表锁的开闭状态。为保证密码锁主人能打开密码锁,设置一个万能密码,在主人忘记密码时使用。 二 方案比较及认证说明 在进行程序设计时,我们可以选择VHDL语言,也可以Verilog HDL语言。选择VHDL语言,使用if语句、case语句、进程完成密码锁的功能,而使用Verilog HDL 中的always语句、case语句可以完成任务。在此,选择VHDL完成设计任务。   与其他硬件描述语言相比,VHDL具有以下特点:   功能强大、设计灵活。VHDL具有功能强大的语言结构,可以用简洁明确的源代码来描述复杂的逻辑控制。它具有多层次的设计描述功能,层层细化,最后可直接生成电路级描述。VHDL支持同步电路、异步电路和随机电路的设计,这是其他硬件描述语言虽不能比拟的。VHDL还支持各种设计方法,既支持自底向上的设计,又支持自顶向下的设计;既支持模块化设计,又支持层次化设计。   支持广泛、易于修改。由于VHDL已经成为IEEE标准所规范的硬件描述语言,目前大多数EDA工具几乎都支持VHDL,这为VHDL的进一步推广和广泛应用奠定了基础。在硬件电路设计过程中,主要的设计文件是用VHDL编写的源代码,因为VHDL易读和结构化,所以易于修改设计。   强大的系统硬件描述能力。VHDL具有多层次的设计描述功能,既可以描述系统级电路,又可以描述门级电路。而描述既可以采用行为描述、寄存器传输描述或结构描述,也可以采用三者混合的混合级描述。另外,VHDL支持惯性延迟和传输延迟,还可以准确地建立硬件电路模型。VHDL支持预定义的和自定义的数据类型,给硬件描述带来较大的自由度,使设计人员能够方便地创建高层次的系统模型。   独立于器件的设计、与工艺无关。设计人员用VHDL进行设计时,不需要首先考虑选择完成设计的器件,就可以集中精力进行设计的优化。当设计描述完成后,可以用多种不同的器件结构来实现其

文档评论(0)

yigang0925 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档