逻辑设计和数字系统no41.pptVIP

清华大学电子工程系99-11-12 作者：清华大学电子工程系 罗嵘 * * 4.2.3任意进制计数器 N进制计数器是指计数器的状态每经N个计数脉冲循环一次，即输入N个计数脉冲，计数器给出一个（进位）输出脉冲。故可作为分频比为N的分频器使用。 若N值为2n，则N进制计数器可由二进制计数器级联构成。 非2n进制计数器不能由二进制计数器简单地级联构成。 1.十进制同步计数器 从BCD的编码规律出发设计8421二－十进制同步计数器 列出计数器的状态转换表和各触发器的状态转换表 根据触发器的状态转换表，列出各触发器的激励表 根据激励表画出各控制端（J，K）的卡诺图，写出逻辑表达式 画出逻辑图 触发器A是每来一个脉冲就翻转一次 BCD不用的六种状态是随意项 图4.13同步BCD计数器逻辑图 计数脉冲 A B C D 1J C1 R 1K 1J C1 R 1K 1J C1 R 1K 1J C1 R 1K QA QB QC QD 置0 0000 0001 0010 0011 0100 0101 1110 1111 1001 1000 0111 0110 1011 1101 1100 1010 工作状态 不用状态 图4.14状态图 图4.15 74160型十进制同步计数器逻辑图 1J 1K C1 ?1 R 1J 1K C1 ?1 R 1J 1K C1 ?1 R 1J 1K C1 ?1 R 1 1 1 OC QA A QB B QC C QD D CP LD CR P T ?1 如果一个电路可以由不用状态自动转入工作状态，则称为自行启动的； 只要有一个不用状态始终不能转入工作状态，则称为非自行启动的； 74160型十进制同步计数器是在同步BCD计数器的基础上构成的，增加了几个输入端和输出端，其功能与二进制同步计数器74161的类似。 由BCD计数器的卡诺图可证明表达式 2.十进制异步计数器 1)在四位二进制异步计数器的基础上可实现，与用二进制计数器构成6分频计数器的方法类似。在N=10时，预置计数器为0。 图4.16N=10的分频器 CR 1J 1K C1 QA A 1J 1K C1 QB B 1J 1K C1 QC C 1J 1K C1 QD D 计数脉冲 R R R R 图4.17十进制计数器波形图 CR QD QC QB 毛刺 QA 计数脉冲 1 2 3 4 5 6 7 8 9 10 不能可靠置0的改进方法：加一个基本RS触发器，当计数器计到10时，触发器置0，使CR为低电位，直到下一个计数脉冲的上升沿到来，基本RS触发器翻转，计数器能够可靠地置0和计数 图4.18改进的N=10的分频器 1 1J 1K C1 QA A 1J 1K C1 QB B 1J 1K C1 QC C 1J 1K C1 QD D 计数脉冲 R R R R 图4.19改进的十进制计数器波形图 十进制异步计数器缺点：输出波形上有毛刺；置0需一定的时间，影响了计数速度。 CR QD QC QB QA 计数脉冲 1 1 2 3 4 5 6 7 8 9 10 2)阻塞反馈式计数器 从BCD的编码规律出发设计8421异步计数器，表4.9 计数脉冲 A B C D 1J C1 1K 1J C1 1K 1J C1 1K 1J C1 1K QA QB QC QD PI 图4.20异步阻塞反馈式BCD计数器 设计验证：由逻辑图写出状态方程 得到的状态转换表和状态图与十进制同步计数器的一样 图4.21 74290型二－五－十进制异步计数器 Sd C1 Rd 1J C1 R ?1 Rd ?1 Sd C1 Rd 1S 1R CP1 CP2 QA QB QC QD S9(1) S9(2) R0(2) R0(1) C1 4.2.4移位寄存器 实现移位和寄存功能的逻辑器件，简称移存器 1.由D触发器构成的移位寄存器 右移操作 D C1 Q1 1 D C1 Q2 2 D C1 Q3 3 D C1 Q4 4 移位脉冲 输入信号 移位脉冲 1 2 3 4 5 6 7 8 图4.22输入为1101时的波形图 输入信号 Q1 Q2 Q3 Q4 2.由JK触发器构成的移位寄存器（波形图见图4.22） 1 1J C1 R 1K Q1 1J C1 R 1K Q2 1J C1 R 1K Q4 1J C1 R 1K Q3 2 3 4 输入信号 移位脉冲 置0 3.74194型双向移位寄存器 Q0 1D C1 R ?1 1D C1 R ?1 1D C1 R ?1 1D C1 R ?1 1 ? 1 1 1 1 ?1 Q1 Q2 Q3 CR CP SR SL S0 S1 D0 D1 D2 D3