数字逻辑课程设计报告-6选1选择器设计+JK触发器的设计汇.doc

课 程 设 计 报 告 课程名称 数字逻辑课程设计 课题 16选1选择器设计 课题 专 业 班 级 学 号 姓 名 指导教师 　 2011年 01月 09日  课程设计任务书 课程名称 数字逻辑课程设计 课题 16选1选择器设计 课题 JK触发器的设计 专业班级 学生姓名 学 号 指导老师 审 批 任务书下达日期： 2011年 01月 09日 任务完成日期： 2011年 01月 21日  3.函数表达式 E=++ +++ 二、详细设计 1.工程管理,进入quartus||界面，创建项目 2.VHDL文本语言设计输入 3.编译功能界面 4.编译成功 5.打开波形编辑器窗口 6.对应结点查找 7.综合编译，形成综合编译后网表 三、程序功能调试 1.进入波形仿真功能 2.给定输入信号 进行时序仿真 4.形成波形图 四、心得体会总结 短短一周的EDA课程设计已经接近尾声了，从得知课设题目，查阅资料，到研究出总体设计，详细设计，然后编写程序，再到最后的上机调试，修改程序，完善程序，收获颇多。16选1选择器的设计已全部完成，能够完成预期的功能，在本课题的设计中体现了VHDL覆盖面广，描述能力强，是一个多层次的硬件描述语言及PLD器件速度快，使用方便，便于修改等特点。由于时间有限和经验是平的欠缺，不足之处还望老师予以指正。在这一周里我们再次熟悉和增强了对VHDL语言的基本知识，熟悉利用VHDL语言对常用的的组合逻辑电路和时序逻辑电路编程，把编程和实际结合起来。VHDL硬件描述语言打破了硬件和软件设计人员之间互不干涉的界限，可以使用语言的形式来进行数字系统的硬件结构、行为的描述，直接设计数字电路硬件系统。通过编程、下载后，该芯片已经具备了原来需要使用复杂的数字电路实现的功能；更加了解和加深了对编制和调试程序的技巧，进一步提高了上机动手能力，培养了使用设计综合电路的能力，养成了提供文档资料的习惯和规范编程的思想本次的课程设计将各个单一的模块实现其功能后，学会通过原理图或顶层文件把各模块连接课设注重的不仅是把理论知识巩固，而且应把理论和实际相结合，把知识应用到生活中。课设时间不长，要在短时间内完成绝个人力量能达到的，要学会集众人之精华，还要善于利用已有的工具为己服务，开拓思维。课设让我们认识到所学本科知识的真正实用性，只是这门课开始研究的第一步。 2.波形仿真测试成功 生成波形图 四、心得体会总结 成了16选1选择器的电路设计之后，便开始了JK触发器的课题设计，因为前一个课设的完成，使我对于QUARTUS软件的使用有了一定的了解，所以在这个实验设计的时候也轻松了很多。在完成JK触发器的课设时，我只要参看书本上的JK触发器的设计思路完成源代码的编写即可，然后就是上机测试编写的程序，结果在测试时，出现了错误，但是在老师和同学的帮助下，我终于解决了它，然后编译、仿真。虽然第二个课设没有花费很多的时间，但是我还是发现，在实际设计中，仅仅拥有书本上的理论性知识是远远不够的，还要把知识与实际操作相结合，才能更加了解这门课程的精奥之处。课程设计结束了，但是从中学到的知识会让我受益终身。发现、提出、分析、解决问题和实践能力的提高都会受益于我在以后的学习、工作和生活中。在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。最后，我们衷心的感谢课设期间一直指导和陪伴着我们的老师。library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;--*****************************************entity lesson8 isport(a: in std_logic_vector(15 downto 0);?????? sw: in std_logic_vector(3 downto 0);?????? ena:in std_logic;?????? y: out std_logic);end lesson8;--*********************************