IC生产制造流程概述.pptVIP

左荣 2009.06.03 IC设计公司设计 生产光罩 晶圆厂产出WAFER WAFER CP测试 IC封装 IC FT测试 包装 集成电路设计是一种完全基于电子设计自动化工具（EDA)的设计流程。 以数字集成电路设计为例，整个设计流程分为3个步骤，分别是系统级设计，前端设计和后端设计。 在典型的数字集成电路设计流程中，前端设计依次包含了系统级设计， RTL(REGISTER TRANSFER LEVEL,寄存器传输级）设计，RTL仿真，硬件原型验证，电路综合等步骤，而后端设计则包括版图设计，物理验证，以及后仿真等步骤。 光罩是电路设计图的几何图形缩小版，是高精密度的石英平板，是用来制作晶圆上电子电路图像，以利集成电路的制作。 利用电子束刻在石英片上 电子束直径约1微米，线宽约1微米 简单讲：在制作IC的过程中，利用光蚀刻技术，在半导体上形成图型，为将图型复制于晶圆上，必须透过光罩做用原理：如图冲洗照片时，利用底片将影像复制至相片上。故光罩也就是生产晶圆的模具。 一.光罩结构 实体结构：布满集成电路图像的铬金属薄膜的石英玻璃片上的图像。 倍缩光罩（Reticle）：当铬膜玻璃仅能局部覆盖晶圆称为倍缩光罩，通常图型要放大4倍、5倍或10倍。 光罩（Mask）：当铬膜玻璃上的图像能覆盖整个晶圆时称之为光罩。 二.光罩种类 相位移光罩，二元光罩 芯片的制造方式，是在硅晶圆（Wafer）上沈积或生产出一些不同材料的薄膜，一层一层迭上去，这些薄膜的特性处理，就是利用光罩来规划。不同功能的芯片，其复杂度各异，芯片内部电路设计愈精密者，需要的光罩层数愈多，费用也愈高，一般来说，制作一套光罩的费用在数万美元至数百万美元均有。目前一款芯片至少需用到八层光罩，如特殊应用集成电路（ASIC），而动态随机存取内存（DRAM）则需用到二、三十层光罩。光罩数愈多，生产过程也愈久。 晶圆：多指单晶硅圆片，由普通硅沙拉制提炼而成，是最常用的半导体材料。按其直径分为4英寸、5英寸、6英寸、8英寸、12英寸等规格，近来已经发展出16英寸甚至更大规格。 WAFER是指在晶圆上制作电路及电子元件（如晶体管、电容、逻辑开关等），其处理程序通常与产品种类和所使用的技术有关，但一般基本步骤是先将晶圆适当清洗，再在其表面进行氧化及化学气相沉积，然后进行涂膜、曝光、显影、蚀刻、离子植入、金属溅镀等反复步骤，最终在晶圆上完成数层电路及元件加工与制作，完成后的产品我们通常称为WAFER。 晶圆工艺：22nm,28nm,32nm,45nm,等等。 WAFER生产完后，晶圆上就形成了一个个的小格，即晶粒(DIE)，一般情况下，为便于测试，提高效率，同一片晶圆上制作同一品种、规格的产品；但也可根据需要制作几种不同品种、规格的产品。再用针测（Probe）仪对每个晶粒检测其电气特性，并将不合格的晶粒标上记号后，将晶圆切开，分割成一颗颗单独的晶粒，再按其电气特性分类，装入不同的托盘中，不合格的晶粒则舍弃。 此道工序我们通常称之为中测。 集成电路的封装就是将封装材料和半导体芯片结合在一起，形成一个以半导体为基础的电子功能块器件。通常认为，封装主要有四大功能，即功率分配、信号分配、散热及包装保护，它的作用是从集成电路器件到系统之间的连接，包括电学连接和物理连接。 从使用的包装材料来分，我们可以将封装划分为金属封装、陶瓷封装和塑料封装； 从成型工艺来分，我们又可以将封装划分为预成型封装(pre-mold)和后成型封装（post-mold）； 从封装外型来讲，则有SIP(single?in-line?package)、DIP(dual?in-line?package)、PLCC(plastic-leaded?chip?carrier)、PQFP(plastic?quad?flat?pack)、SOP(small-outline?package)、TSOP(thin?small-outline?package)、PPGA(plastic?pin?grid?array)、PBGA(plastic?ball?grid?array)、CSP?(chip?scale?package)等等； 若按第一级连接到第二级连接的方式来分，则可以划分为PTH?(pin-through-hole)和SMT（surface-mount-technology）二大类，即通常所称的插孔式（或通孔式）和表面贴装式。 芯片制造的最后一道工序为测试，其又可分为一般测试和特殊测试，前者是将封装后的芯片置于各种环境下测试其电气特性，如消耗功率、运行速度、耐压度等。经测试后的芯片，依其电气特性划分为不同等级。而特殊测试则是根据客户特殊需求的技术参数，从相近参数规格、品种中拿出部分芯片，做有针对性的专门测试，看是否能满足客