数电-第三章-组合逻辑电路.pptVIP

第三章 组合逻辑电路 概念及结构 一、组合逻辑电路的基本分析方法和设计方法 1、分析方法：根据给定的逻辑图确定电路的功能； 2、逻辑设计 列出真值表 逻辑抽象的一般步骤 分析事件因果关系，确定输入变量和输出函数并赋值； (事件的条件作为输入变量，事件的结果作为输出函数) 根据因果关系列出真值表，写出表达式； 二、加法器 三、数值比较器 四、编码器、译码器 (CODER、DECODER) (二)译码器 五、数据选择器、数据分配器 (MUX、DEMUX) 六、组合电路逻辑设计 七、大规模可编程逻辑器件 七、组合逻辑电路中的竞争冒险 NOTE NOTE 4、竞争冒险的排除 ①加滤波器：毛刺很窄，高频成分丰富，在输出端加一 电容滤波可减少冒险，但输出波形的边沿变差； ②加入选通信号：毛刺仅在信号变化的瞬间出现，此段时间 可以将门封住，但选通信号不好控制且输出变成了脉冲信号； ③增加冗余项：利用卡诺图化简时，在可能出现冒险的地方 加入冗余项(包括相切部分的最小项)； 本章结束 NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE 4、几种常用编码 ①二－十进制编码 8421码、余3码、2421码(A、B码)； 5211码、余3循环码、右移循环码； ②循环码：也称格雷码，是无权码； ③ISO、ASCII码； 输入为n位代码，输出为m个信号(m≤2n)； 1、二进制译码器 若想正确“译”出原信息，必须知道编码的过程或原则； 一般把输入相应的十进制数作为译码输出； 设计一个3-8线译码器 以A2A1A0作为输入，Y0~Y7作为输出，列得真值表； 1 0 0 0 0 0 0 0 1 1 1 0 1 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 A0 A1 A2 可以采用与门实现； 有时译码器要求输出低电平有效，则输出加反相器即可； 2、集成译码器 74LS138： 输出低电平有效，STA、STB、STC为选通控制端； 只有STA=1且STB+STC=0(STB=STC=0)时， 译码器正常工作，其它情况被禁止； 3、利用芯片的选通端构成多线的译码器 思 考：用74138构成2-4线译码器； 用门电路实现2-4线译码器； 74LS138(1) … … 74LS138(2) … … 1 5、显示译码器 常用的两种显示器：LED (Light Emitting Diode) LCD (Liquid Crystal Display) 7段发光二极管： 共阴、共阳； 以A3 A2 A1 A0为输入，a b c d e f g 为输出； 以共阳极为例列出真值表； b a c f d e g 1 1 1 1 0 0 0 1 1 1 0 0 0 0 0 0 1 0 0 1 1 0 0 0 1 0 0 1 0 1 0 1 0 0 0 1 1 1 0 1 0 0 1 0 0 1 1 0 0 0 0 1 1 0 0 0 1 0 0 1 0 0 0 1 0 0 1 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 g f e d c b a A0 A1 A2 A3 7 6 5 4 3 2 1 0 字 0 0 0 0 0 0 0 0 0 0 1 8 0 0 1 0 0 0 0 1 0 0 1 9 集成显示译码器：74LS48，74LS248 例8：分析图示电路的逻辑功能； 4-10 译 码 器 A B C D A2 A1 A0 0 Y0 Y1 Y9 Y8 Y7 Y6 Y5 Y2 Y3 Y4 F1 F2 F1为检偶电路，F2为检奇电路； 1、示意图 (一)数据选择器 MUX Dm-1 D0 Y D1 … … Sk-1 S0 S1 Dm-1 D0 Y D1 … … Sk-1 S0 S1 以4选1为例：输入信号为4路数据D3、D2、D1、D0； 输出信