赛灵思(Xilinx)FPGA 设计约束的分类.pdfVIP

灵思（Xilinx ）FPGA 设计约束的分类 赛灵思中文社区 本文主要通过一个实例具体介绍ISE 中通过编辑UCF 文件来对FPGA 设计进行约束， 主要涉及到的约束包括时钟约束、群组约束、逻辑管脚约束以及物理属性约束。 Xilinx 定义了如下几种约束类型： “Attributes and Constraints” “CPLD Fitter” “Gr ouping Constraints” “Logical Constraints” “Physical Constraints” “Mapping Directives” “Placement Constraints” “Routing Directives” “Synthesis Constraints” “Timing Constraints” “Configuration Constraints” 通过编译UCF （user constraints file ）文件可以完成上述的功能。 还是用实例来讲UCF 的语法是如何的。 图1 RTL Sche