vga_字符显示改进版(全屏)(EDN).docVIP

`timescale 1ns / 1ps //////////////////////////////////////////////////////////////////////////////// // Company : // Engineer : 特权 franchises3 // Create Date : 2009.05.27 // Design Name : vga_char // Module Name : vga_char // Project Name : vga_char // Target Device: Cyclone EP1C3T144C8 // Tool versions: Quartus II 8.1 // Description : 连接SF-EP1C6开发板的VGA接口和电脑液晶屏， // 显示字符EDN // Revision : V1.0 // Additional Comments : // //////////////////////////////////////////////////////////////////////////////// module vga_char( clk_25m,rst_n, //系统控制 hsync,vsync,vga_r,vga_g,vga_b // VGA控? ); input clk_25m; // 25MHz input rst_n; //低电平复位 // FPGA与VGA接口信号 output hsync; //行同步信号 output vsync; //场同步信号 output[2:0] vga_r; output[2:0] vga_g; output[1:0] vga_b; //-------------------------------------------------- // 坐标计数 reg[9:0] x_cnt; //行坐标 reg[9:0] y_cnt; //列坐标 reg[4:0] row; //行计数器 reg[4:0] col; //列计数器 reg[4:0] c; reg[4:0] r; reg [23:0] char_line; reg D; //寄存器输出 always @ (posedge clk_25m or negedge rst_n) if(!rst_n) x_cnt = 10d17; else if(x_cnt == 10d799) x_cnt = 10d17; else x_cnt = x_cnt+1b1; always @ (posedge clk_25m or negedge rst_n) if(!rst_n) y_cnt = 10d0; else if(y_cnt == 10d524) y_cnt = 10d0; else if(x_cnt == 10d799) y_cnt = y_cnt+1b1; //-------------------------------------------------- // VGA场同步,行同步信号 reg hsync_r,vsync_r; //同步信号 always @ (posedge clk_25m or negedge rst_n) if(!rst_n) hsync_r = 1b1; else if(x_cnt == 10d17) hsync_r = 1b0; //产生hsync信号 else if(x_cnt == 10d96) hsync_r = 1b1; always @ (posedge clk_25m or negedge rst_n) if(!rst_n) vsync_r = 1b1; else if(y_cnt == 10d0) vsync_r = 1b0; //产生vsync信号 else if(y_cnt == 10d2) vsync_r = 1b1; assign hsync = hsync_r; assign vsync = vsync_r; //-------------------------------------------------- //有效显示标志位产生 reg valid_yr; //行显示有效信号 //32-512为协议规定的有效显示区 always @ (posedge clk_25m or negedge rst_n) if(!rst_n) v