第七章集成触发器a1.pptVIP

第7章 集成触发器 第 七 章 集成触发器 7.1.1触发器的基本特性和作用 7.1.2 触发器的类型 7.2基本RS触发器 7.3同步触发器 7.2基本 RS 触发器 基本RS触发器组成的3人抢答电路 K为复位键，KA、 KB、 KC为三人抢答按钮 7.3 同步触发器 无空翻触发器 7.4 主从触发器 7.5 边沿触发器 7.4.1 主从JK触发器 例 已知主从JK触发器J、K的波形如图所示，画出输出Q 的波形图（设初始状态为0）。 边沿JK触发器的HDL描述 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY myjkff IS PORT(j,k,clr:IN STD_LOGIC; clk:IN STD_LOGIC; q,qn:BUFFER STD_LOGIC); END myjkff; ARCHITECTURE one OF myjkff IS BEGIN PROCESS(j,k,clr,clk) VARIABLE jk:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN 边沿JK触发器的HDL描述 jk:=(j k); IF clr=0 THEN q=0; qn=1; ELSIF clkEVENT AND clk=0 THEN CASE jk IS WHEN 00 = q =q; qn = qn; WHEN 01 = q = 0; qn = 1; WHEN 10 = q = 1; qn = 0; WHEN 11 = q = NOT q; qn = NOT qn; WHEN OTHERS = NULL; END CASE ; END IF; END PROCESS; END one; 边沿D触发器的VHDL描述 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY dff IS PORT(CLK,D,CLR,PSET:IN STD_LOGIC; Q,QB: OUT STD_LOGIC); END dff; ARCHITECTURE rtl OF dff IS BEGIN PROCESS(CLK,PSET,CLR) BEGIN IF (PSET=0) THEN 边沿D触发器的HDL描述 Q=1; QB=0; ELSIF(CLR=0) THEN Q=0; QB=1; ELSIF (clkEVENT AND clk=1 )THEN Q=D; QB=NOT D; END IF END PROCESS; END rtl; 7.5.4 无空翻触发器的类型和工作特点 7.5.5常用无空翻触发器及其符号比较 边沿触发器工作波形分析举例 7.6 触发器的应用 7.6.1 触发器的五种逻辑功能及其转换 7.6.2 触发器的应用与分析举例 [例] 四位流水灯电 路 　　触发器完成状态转移以后，门G和门H被CP=0封锁，输出均为1，触发器状态维持不变，不会再发生多次翻转现象。 　　总之：在稳定的CP=0及CP=1期间，触发器状态均维持不变，只有在CP下降沿到达时刻，触发器才拾取输入信号并发生状态转移，所以是下降沿触发。状态方程也可写成 Qn Qn 1 1 ↓ 1 1 0 1 0 1 ↓ 1 1 1 0 1 0 ↓ 1 1 Qn Qn 0 0 ↓ 1 1 0 1 × × × 0 1 1 0 × × × 1 0 Q Q K J CP SD RD 下降沿触发的J-K触发器功能表 下降沿触发 RD K CP SD J 具有异步输入下降沿触发的J-K触发器工作波形 Q 例 已知边沿JK触发器74LS112的各端波形如图所示，画出输出Q 的波形图。 基本R-S触发器 触发导引电路 G2 G1 Q Q SD RD G3 G4 G5 G6 CP D 7.5.2 维持阻塞 D 触发器 1.电路结构 反馈线 跳转 置0维持线 置1维持线 置1阻塞线 置0阻塞线 G2 G1 Q Q SD RD G3 G4 G5 G6 CP D 7.5.2 维持阻塞 D 触发器 2.逻辑功能 0 1 （1）D = 0 1 触发器状态不变 0 当CP = 0时 1 1 0 当CP= 1时 0 1 0 1 触发器置“0” 封锁 在CP= 1期间，触发器保持“0”不变 G2 G1 Q Q SD RD G3 G4