微机计算机原理与接口技术 （存储器原理与接口）第三章.pptVIP

内存在计算机系统中的地位 第3章 存储器原理与接口 存储器基础知识 存储器接口技术 微型机系统中存储器的体系结构 一、存 储 器 基 础 知 识 只读存储器ROM 掩膜ROM：信息制作在芯片中，不可更改; PROM：允许一次编程，此后不可更改; EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程; EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写; Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除。 读写存储器RAM SRAM芯片6264 存储容量为8K×8 28个引脚： 13根地址线A12～A0 8根数据线D7～D0 片选CS1*、CS2 读写WE*、OE* EPROM芯片2764 存储容量为8K×8 28个引脚： 13根地址线A12～A0 8根数据线D7～D0 片选CE* 编程PGM* 读写OE* 编程电压VPP 3.2 存储器与CPU的连接 这是本章的重点内容 SRAM、EPROM与CPU的连接 译码方法同样适合I/O端口 存储芯片与8086CPU的连接 存储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线 1. 存储芯片数据线的处理 若芯片的数据线正好8根： 一次可从芯片中访问到8位数据 全部数据线与CPU系统的8位数据总线相连 若芯片的数据线不足8根： 一次不能从一个芯片中访问到8位数据 利用多个芯片扩充数据位 这个扩充方式简称“位扩充” 位扩充(数据宽度扩充) 位扩充的连接方式是将多片存储芯片的地址线、片选、读/写端应并联，数据端单独引出。 这些芯片应被看作是一个整体常被称为“芯片组” 2. 存储芯片地址线的连接 芯片的地址线通常应全部与系统的低位地址总线相连 寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码” 片内译码 3. 存储芯片片选端的译码 存储系统常需利用多个存储芯片扩充容量 也就是扩充了存储器地址范围 进行“字节数扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址 这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现 这种扩充简称为“地址扩充”或“字扩充” 地址扩充（字节数扩充） 译码和译码器 译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程 译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器 常用的2:4译码器74LS139 常用的3:8译码器74LS138 常用的4:16译码器74LS154 将低位地址总线直接与各芯片的地址线相连，用剩余的高位地址总线的一根或者若干根不经译码后直接作为各芯片的片选信号。 将低位地址总线直接与各芯片的地址线相连，高位地址总线全部经译码后作为各芯片的片选信号。 将高位地址线中的一部分进行译码，产生片选信号。常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。 片选端译码小结 存储芯片的片选控制端可以被看作是一根最高位地址线 在系统中，主要与地址发生联系：包括地址空间的选择（接系统的M/IO*信号）和高位地址的译码选择（与系统的高位地址线相关联） 对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用 4. 存储芯片的读写控制 芯片OE与系统的读命令线相连 当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线 芯片WE与系统的写命令线相连 当芯片被选中、且写命令有效时，允许总线数据写入存储芯片 存储器子系统的设计一般遵循如下步骤： （1）根据系统中实际存储器容量，确定存储器芯片的个数； （2）根据所选用存储芯片的容量，画出地址分配图或列出地址分配表，将地址信号分类为用于片内寻址的信号和用于片选的信号； （3）根据所扩展的存储子系统的数据宽度要求确定A0和 BHE的连接方式； （4）连接数据线和片内寻址的地址线； （5）汇合M/IO、A0、BHE和用于片选的地址信号，选用合适的译码器形成存储芯片的片选信号； （6）连接读写控制信号。 ROM扩展电路设计实例 （4）连接数据线，即数据线的低8位与偶存储体相连，高8位与奇存储体相连； （5）连接读写控制信号，即8086的RD信号与ROM芯片的OE相连； （6）汇合M/IO和用于片选的地址信号A12～A19 ，选用74LS138译码器（可通过一些门电路）形成片选信号与存储芯片的CS相连。 RAM扩展电路实例 （4）连接数据线，即数据线的低8位与偶存储体相连，高8位与奇存储体相连； （5）连接读写控制信号，即8086的RD信号与RAM芯片的OE相连, 8086的W