第三章_ARM9体系结构.pptVIP

第一节 ARM9体系结构简介 一个典型的ARM体系结构方框图如图3.1.1所示，包含有32位ALU、31个32位通用寄存器及6位状态寄存器、32×8位乘法器、32×32位桶形移位寄存器、指令译码及控制逻辑、指令流水线和数据／地址寄存器等。 高速乘法器 第二节 ARM9TDMI Harvard架构 增加了可用的存储器宽度 指令存储器接口 数据存储器接口 可以实现对指令和数据存储器的同时访问 5 级流水线 实现了以下改进： 改进 CPI(Cycles Per Instruction) ARM9系列与ARM7TDMI的比较.ARM9TDMI上100条指令平均需176周期，CPI为1.760 。ARM7TDMI上100条指令平均需224.1个周期，CPI为2.241。因此在ARM9TDMI上花费的时间平均是ARM7TDMI上的79%，或者说在同频率下，ARM9TDMI的性能是ARM7TDMI的127% 提高了最大时钟频率 ARM9TDMI数据通道 (1) ARM9TDMI 数据通道 (2) 第三节 ARM920T的体系结构简介 第四节 ARM9体系结构的重要特性 流水线技术 总线技术 Cache技术 协处理器 异常与中断 工作模式 寄存器组 ARM体系结构的命名规则 JTAG调试接口 3.4.1 ARM的流水线技术 ARM流水线的级数 ARM9 流水线增加到5级，增加了存储器访问段和回写段，使ARM9处理能力平均可达到1.1 Dhrystone，指令吞吐量增加了约13%。 随着流水线深度（级数）的增加，每一段的工作量被削减了，这使得处理器可以工作在更高的频率，同时改进了性能； 负面作用是增加了系统的延时，即内核在执行一条指令前，需要更多的周期来填充流水线； 流水线级数的增加也意味着在某些段之间会产生数据相关； 3.4.2 AMBA总线 高级微控制器总线协议（AMBA）是1996年提出的，被ARM处理器做为片上总线结构； ARM处理器内核可以通过先进的微控制器总线架构AMBA（Advanced Microcontroller Bus Architecture）来扩展不同体系架构的宏单元及I/O部件。AMBA已成为事实上的片上总线OCB（On Chip Bus）标准。 最初的AMBA总线包含ARM系统总线（ASB）和ARM外设总线（APB）；AMBA有AHB（Advanced High-performance Bus，先进高性能总线）、ASB（Advanced System Bus，先进系统总线）和APB（Advanced Peripheral Bus，先进外围总线）等三类总线。 ARM高性能总线（AHB）是新的标准，可以支持64位和128位宽度的ARM总线； ASB是目前ARM常用的系统总线，用来连接高性能系统模块，支持突发（Burst）方式数据传送。 AHB不但支持突发方式的数据传送，还支持分离式总线事务处理，以进一步提高总线的利用效率。特别在高性能的ARM架构系统中，AHB有逐步取代ASB的趋势，例如在ARM1020E处理器核中。 APB为外围宏单元提供了简单的接口，也可以把APB看作ASB的余部。 AMBA总线 AMBA通过测试接口控制器TIC（Test Interface Controller）提供了模块测试的途径，允许外部测试者作为ASB总线的主设备来分别测试AMBA上的各个模块。 AMBA中的宏单元也可以通过JTAG方式进行测试。虽然AMBA的测试方式通用性稍差些，但其通过并行口的测试比JTAG的测试代价也要低些。 3.4.3 Cache和紧耦合器 冯诺伊曼结构数据和指令共用一个缓存；哈佛体系结构有独立的指令和数据缓存； Cache改善了系统的整体性能，但也使程序的执行时间变得不可预测，对实时系统而言，代码执行的确定性——装载和存储指令或数据的时间必须是可预测的； ARM采用紧耦合器TCM实现可预测，TCM紧靠内核，保证取指或数据操作的时钟周期数。TCM位于存储器的地址映射中，可作为快速存储器访问； 结合Cache和TCM，ARM既能改善性能，又能够获得可预测的实时响应； 3.4.4 协处理器 协处理器可以附属于ARM处理器，一个协处理器通过扩展指令或提供配置寄存器来扩展内核处理功能； 协处理器可以通过一组专门的、提供load-store类型接口的ARM指令来访问。如协处理器15（CP15），用于控制Cache、TCM和存储器管理；在逻辑上，ARM可以扩展16个（CP15～CP0）协处理器，其中：CP15作为系统控制，CP14作为调试控制器，CP7～4作为用户控制器，CP13～8和CP3～0保留。每个协处理器可有16个寄存器。例如MMU和保护单元的系统控制都采用CP15协处理器；JTAG调