嵌入式系统设计导论(定稿4-5章).doc

第4章 嵌入式芯片、配置、启动代码 4.1 LPC2200系列ARM7器件 LPC2200系列是指2210/2212/2214等芯片，是基于一个支持实时仿真和跟踪的16/32位ARM7TDMI-S CPU的微控制器（MCU）。 ARM7器件的分析以LPC2214为重点。 4.1.1 LPC2214主要特征 内核： ARM7TDMI-S微控制器； ②　封装：144脚、QFP（Quad Flat Package）； ③ 片内存储器：SRAM 16KB、Flash 256KB ； ④ 外部存储器：4组×16MB； ⑤ 向量中断控制器，可配置优先级和向量地址； ⑥ 调试方式：JTAG，内核内嵌EmbeddedICE-RT、ETM； ⑦ 编程方式：在系统编程（ISP）、在应用中编程（IAP）； ⑧ 多串口：2个UART（符合16C550工业标准）、I2C（400Kbps）、2个SPI； ⑨ I/O：112个GPIO，包括12个独立外部中断引脚（EINT、CAP功能）； ⑩ 定时器：2个定时器（4路捕获、4路比较）、PWM（6路输出）、实时时钟、看门狗； ⑾ A/D：8路10位A/D（转换时间2.44us）； ⑿ 2个低功耗模式：空闲、掉电； ⒀ 掉电模式唤醒：通过外部中断 ⒁ 优化功耗：通过各别使能/禁止外部功能 ⒂ CPU主频：含PLL，最高60MHz； ⒃ 电源：1.8V(ARM内核)、3.3 V(I/O)。 LPC2214结构框图如图4.1所示。 图4.1 LPC2214结构框图 LPC2214引脚封装如图4.2所示。 图4.2 LPC2214引脚封装 4.1.2 晶振与锁相环 MCU器件主振频率比较高，多采用锁相环（PLL）内部倍频技术，这样，外部晶振频率较低，有利于板级抗干扰。 晶振与片内时钟关系如图4.3所示。 图4.3 晶振与片内时钟关系 其中： Fosc：振荡器输出频率 cclk ：ARM处理器时钟频率 pclk： VPB分频 说明： ① PLL接受10~ 25MHz，倍增到10~ 60MHz。 VPB分频为主频的1/2~ 1/4，使外设在合适速度下工作。 系统时钟设置（在config.h文件中）： /* Fosc、Fcclk、Fcco、Fpclk */ #define Fosc ； 晶振10~ 25MHz； #define Fcclk (Fosc * 4) ； 系统频率为Fosc的整数倍（1~ 32），且≤60MHz； #define Fcco (Fcclk*4) ； cco频率为Fcclk的2/4/8/16倍，范围：156~ 320MHz； #define Fpclk (Fcclk/ 4)*1 ； VPB分频，只能为Fcclk/ 4的1/2/4倍。 注意： Fcco没有连上内核，仅是PLL的频率。156~ 320MHz是PLL硬件的振荡频率范围。 4.1.3 引脚配置 LPC2214引脚配置如表4.1所示。P0,P1,P2,P3 表4.1 LPC2214引脚配置 引脚 名称 LQFP144 引脚 类型 描述 P0.0~ P0.6 I/O P0口：P0口是一个32位双向I/O口，每位的方向可单独控制。P0口的功能取决于脚连接模块的管脚功能选择。 P0和 P031引脚未用。 42 49 O O I O I P0.0 TxD0 UART0发送输出端PWM1 脉宽调制器输出1P0.1 RxD0 UART0接收输入端 PWM3 脉宽调制器输出3 EINT0 外部中断0输入 P0.7~ P0.14 92 I I P0.14 DCD1 UART1数据载波检测输入端。 EINT1 外部中断1输入。注意：RESET为低时， P0.14的低电平强制片内引导装载程序 复位后控制器件的操作，即进入ISP状态。 引脚 名称 LQFP144 引脚 类型描述 P1.0~ P1.23 I/O P1口：P1 口是一个 32 位双向 I/O 口，每位的方向可单独控制。P1口的功能取决于脚连接模块的脚功能选择。P1 P1.5 脚未用。 91 90 O O P1.0 CS0 低有效片选（Bank 0 地址范围为8000 0000 – 80FF FFFF） P1.1 OE 低有效输出使能信号 引脚 名称 LQFP144 引脚 类型 描述 . P2.0~ P2.22 I/O P2 口P2 口是一个 32 位双向 I/O 口，每位的方向可单独控制。 P2 口的功能取决于脚连接模块的管脚功能选择P2.0 D0 外部存储器数据线0P2.1 D1 外部存储器数据线P2.2 D2 外部存储器数据线P2.3 D3 外部存储器