嵌入式数字图像系统v1.pptVIP

Surveyors SRV-1 internet-controlled robot employs Blackfin BF537 processor, a digital video camera with resolution from 160x128 to 1280x1024 pixels, laser pointer or optional ultrasonic ranging, and WLAN 802.11b/g networking on a quad-motor tracked mobile robotic base.? 敬请指正 在第1个缓冲周期，将输入的数据流缓存到数据缓冲模块1上；在第2个缓冲周期，通过输入数据选择单元的切换，将输入的数据流缓存到数据缓冲模块2，同时，将数据缓冲模块1缓存的第1个周期的数据通过输出数据选择单元的选择，送到运算处理单元进行处理，第3个缓冲周期，再次切换数据的输入与输出缓冲模块。如此循环，周而复始 包括：ＦＩＦＯ存储器、双口ＲＡＭ、高速ＳＲＡＭ 通过对外部数据的同步信号和时钟信号的逻辑运算和计数，产生对RAM的读写访问控制信号，地址信号和数据信号。以硬件实现“自动”数据存储。 1）哈佛（Harverd）结构及改进的哈佛结构，使数据的吞吐率提高了一倍 2）专用的硬件乘法器，乘法和加法是最重要的运算，提高乘法运算的速度就是提高DSP的性能 3）指令系统的流水线结构 代表： 高性能32位定点DSP ?TMS320DM642，其工作主频高达720MHz，4路模拟视频输入，1路模拟视频输出。 ADI公司的Blackfin系列中 ，BF531/3处理器具有的PPI接口和DMA能力，可直接将数据缓存到外部RAM中 采用ARM核心，主要有以下优势： 1）相比6000系列DSP来说，具有较强的控制能力 2）易于构建良好的人机环境 3）具有丰富的接口，比如以太网接口，通过该接口，可以将经过压缩的图像发送到局域网 CPLD设计，主要包括：JTAG，电源以及IO分配 FPGA的设计，相对复杂一些，除去以上部分，还要求专用“配置设备”，在每次上电的时对系统进行配置。 1)电路设计与输入:硬件描述语言（VHDL和Verilog HDL）和原理图设计输入 2)功能仿真:验证电路功能是否符合设计要求 3)综合优化:指将HDL语言、原理图等设计输入翻译成由与、或、非门，RAM，触发器等基本逻辑单元,生成逻辑连接 4)综合后仿真 5)实现与布局布线:内部的各种连线资源，合理正确连接各个元件的过程 6)时序仿真与验证 7)板级仿真与验证 8)调试与加载配置 VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 ,供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 。 主要应用在数字电路的设计中。目前，多数是用在FPGA/CPLD/EPLD的设计中。它也被用来设计ASIC。 最小系统：JTAG,复位，电源和晶振。另外扩展的FLASH作为备用程序存储器 基本代码框架，以两层FOR嵌套的形式，实现对一维数据的访问，还原其二维的属性 void image_Function (uint8 TargetGray,float x_y_min,float x_y_max){ uint32 add_bank_1 ; add_bank_1 = RAM_BANK_0_BASE ; //256k  for (y_coordinate = 0; y_coordinate 240; y_coordinate++) { for (x_coordinate = 0; x_coordinate 642; x_coordinate+=2) { add_bank_1 = RAM_BANK_0_BASE+(y_coordinate*642+x_coordinate) ;  temp16 = *((unsigned short *)add_bank_1); temp8 = (uint8)temp16 ; 。。。。。。。。。。。 } }  为了直观显示ARM系统取得的图像，在PC端，利用微软的Visual Studio.NET开发了一个应用程序，通过串口接收图像数据并重现 尽管ARM平台可以实现图像采集和处理，但是作为调试来说，效率确实不高，而且没有办法对实时的视频进行算法调试，基于这样的原因，进一步在PC端，构建了一个实时视频的平台， 1）