设计报告--在系统编程技术.docVIP

设 计 报 告 课程名称 任课教师 设计题目 班级 姓名 学号 日期 前 言 EDA技术，以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计电子系统到硬件系统的一门技术。EDA技术是一种实现电子系统或电子产品自动化设计的技术，与电子技术、微电子技术的发展密切相关。同时它吸收了计算机科学领域的大多数最新研究成果，以计算机作为基本工作平台，利用计算机图形学、拓扑逻辑学、计算数学以至人工智能学等多种计算机应用学科的最新成果而开发出来的一整套电子CAD通用软件工具，是一种帮助电子设计工程师从事电子组件产品和系统设计的综合技术。EDA技术的出现，为电子系统设计带来了一场革命性的变化。没有EDA技术的支持，想要完成超大规模集成电路的设计制造是不可想象的。 电子设计自动化（EDA）技术发展越来越迅速，利用计算机辅助设计已成为发展趋势。VHDL语言具有强大的电路描述和建模能力，用VHDL开发的数字电路与开发平台以及硬件实现芯片无关，可移植性、可重用性好。VHDL语言能够在系统级、行为级、寄存器传输级、门级等各个层次对数字电路进行描述，并可以在不同层次进行不同级别的仿真，能极大得保证设计的正确性和设计指标的实现。 Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。Quartus Ⅱ设计软件提供了一个完整的、多平台的设计环境，它可以轻易满足特定设计项目的要求。 目 录 前 言 A 一、题目分析 1 二、选择方案 1 三、各模块设计 2 3.1、顶层设计分析 2 3.2、秒模块 3 3.3、分模块 4 3.4、时模块 5 3.5、闹钟模块 5 3.6、设计步骤 6 四、结论 8 五、设计总结 8 六、参考文献 9 七、附录 9 7.1、综合原理图 9 7.2、实验源程序代码 10 7.2.1 秒模块 10 7.2.2 分模块 11 7.2.3 时模块 12 7.2.4 alert模块 12 一、题目分析 本题是采用VHDL硬件描述语言与原理图设计法相结合设计一个电子钟系统，该数字钟可正常计时且还有以下功能 1）有时、分、秒计数显示功能,小时为24进制,分钟和秒为60进制2）设置复位、清零等功能有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间 图1 程序整体框图 二、选择方案 根据系统设计要求，系统设计采用自顶向下设计方法，由数字钟模块、秒模块、分模块、小时模块、闹钟模块组成，该数字钟可以实现的功能有：显示功能、计时功能、整点报时功能、手动调时和时钟清零的功能，其中计时功能有：秒计时器（second）、分计时器(minute)、时计时器(hour)。 数字钟采用24进制，计时模块应包括时间计时。由于秒位和分位都是0—59循环计数，即需模60计数器，时位是0—23循环计数，故需要模24计数器，其计数应由时位输出信号控制。正常数字钟所需秒基本计时信号频率为1Hz，即每秒钟计时一次，可以直接从硬件上接入1Hz时钟信号作为秒计时器的时钟脉冲，分、时计时脉冲信号则分别由秒、分的进位信号提供。 整体思考数字钟的功能，要求计时电路具有同时清零功能，所以计数器可以用异步清零法设计，只需让秒、分、时共用一个reset引脚，当reset为低电平时，数字钟不计数，显示00—00—00；当reset为高电平时开始计数，从00—00—00开始计数。 整点报时模块要在整点时间给蜂鸣器输入鸣叫信号使其鸣叫，信号频率的大小可以控制鸣叫声音的高低，也可以通过调整实现铃声的功能。整点报时电路可以通过逻辑门电路通过比较时钟信号的关系选择蜂鸣器是否接入蜂鸣信号。 数字钟的显示可以使用硬件系统上的6个LED数码管来分别显示时分秒，显示格式为“时—分—秒”，此时采用模式7。键8为异步清零复位键，键4和键7分别为手动调分和手动调时键。蜂鸣器接收报时信号，D3、D2、D1为闪烁指示灯。 三、各模块设计 3.1、顶层设计分析 根据前面叙述的数字钟的要求，设计方案，这里给出数字钟的顶层文件的方框图及封装后的元件图为： 图3.1 顶层系统设计