网站大量收购闲置独家精品文档,联系QQ:2885784924

由两个主控进程构成的状态机.doc

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
由两个主控进程构成的状态机

MAX+PLUSⅡ 实验报告 EDA实验八 系别:信息系 班级:08自动化 姓名:张永浩 学号:080711025 指导老师:李莉 实验成绩: 一、实验名称:由两个主控进程构成的状态机 二、实验目的: 熟悉MAX+PLUSⅡ的VHDL文本设计流程全过程,加深对HDL语言使用的熟练度,了解一般状态机的设计描述方法,会运用状态机的各个组成部分。 三、实验内容: 1.实验题目 描述一个状态机,由两个主控进程构成,其中REG是主控时序进程,COM是主控组合进程。 2.实验程序 library ieee; use ieee.std_logic_1164.all; entity yifu1 is port(clk,reset : in std_logic; state_inputs: in std_logic_vector(0 to 1); comb_outputs: out integer range 0 to 15); end; architecture qq of yifu1 is type fsm_st is (s0,s1,s2,s3); signal current_state,next_state:fsm_st; begin reg:process(reset,clk) begin if reset=1 then current_state=s0; elsif clk=1 and clkevent then current_state=next_state; end if; end process; com:process(current_state,state_inputs) begin case current_state is when s0 = comb_outputs= 5; if state_inputs =00 then next_state=s0; else next_state=s1; end if; when s1=comb_outputs=8; if state_inputs =00 then next_state=s1; else next_state=s2; end if; when s2=comb_outputs=12; if state_inputs =11 then next_state=s0; else next_state=s3; end if; when s3=comb_outputs=14; if state_inputs =11 then next_state=s3; else next_state=s0; end if; end case; end process; end; 3.实验仿真 四、实验心得: 通过几次实验,我对MUX+PLUSⅡ软件的使用已经非常熟练,在本次试验中,主要是因为粗心,导致实体名在结构体中用错,出现了些错误,经过及时修改,我顺利地完成了实验。

文档评论(0)

jgx3536 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:6111134150000003

1亿VIP精品文档

相关文档