数字逻辑运算与存储器件实验.doc

PAGE  报告创建时间： 《脉冲电路与数字逻辑》实验报告 年级、专业、班级2010级计算机科学与技术03班姓名金紫凤实验题目运算与存储器件实验实验时间 2012年 月 日实验地点DS1410实验成绩 实验性质□验证性 □设计性 √综合性教师评价： □算法/实验过程正确； □源程序/实验内容提交 □程序结构/实验步骤合理； □实验结果正确； □语法、语义正确； □报告规范； 其他： 评价教师签名：一、实验目的 1．学习使用异或门组成半加器和全加器； 2．验证4 位二进制全加器74LS83 的逻辑功能并掌握其使用方法； 3．J-K触发器功能测试。二、实验项目内容 1．根据所学组合逻辑电路知识，用异或门和与非门分别构成半加器和全加器并验证； 2．熟悉并验证74LS83的功能，并用该加法器实现16进制到BCD码的转换功能； 3．从74LS112中任选一个JK 触发器进行实验，验证触发器功能并记录结果。三、实验过程或算法（源程序） 1．用异或门和与非门分别构成半加器和全加器并验证 步骤一：根据附录3了解74LS00型与74LS86型的集成电路的引脚； 步骤二：根据给出图形，连接电路； 步骤三：按照表格，一一测试各条件下的输出并记录结果； 2．熟悉并验证74LS83的功能，并用该加法器实现16进制到BCD码的转换功能 步骤一：根据附录3了解74LS83型的集成电路的引脚； 步骤二：根据给出的相应的图形，连接电路； 步骤三：验证74LS83 功能，记录实验结果； 3．从74LS112中任选一个JK 触发器进行实验，验证触发器功能并记录结果 步骤一：从74LS112中任选一个JK 触发器进行实验。按图接线，数据输入端J、K、 置位端SD、复位端RD 分别接逻辑电平开关，触发脉冲CLK 接单次脉冲，输出端Q 接LED 显示。 步骤二：观察SD、RD功能：置SD=O、RO=l 和SD=1、RD=0，观察输出端Q 的状态并记录结果。 步骤三： JK 触发器功能：置SD=1，按表实验，验证触发器功能并记录结果。 四、实验结果及分析和（或）源程序调试过程 1．用异或门和与非门构成半加器??证结果 输入端输出端ABSCO0000011010101111结果分析：实验结果完全符合半加器的性质 2．用异或门和与非门构成全加器验证结果 输 入 端输 出 端CABSCO0000000110010100110110010101011100111111结果分析：实验结果完全符合全加器的性质 3．74LS83 型4 位二进制加法器功能测试结果 B4 B3 B2 B1A4 A3 A2 A1S4 S3 S2 S1C40101000110000010100111000001010110101100101100111100010111101001结果分析：实验结果完全符合4位二进制加器器的性质 4. 用74LS83 实现十六进制到BCD 码的转换结果 1234 0000 80 0001 88 0010 8[ 0100 88 1000 81 0011 8[ 0110 86 1100 89 1110 87 1101 81 1011 83 0111 8[1 1111 8空 5. 集成JK 触发器功能测试结果 CPJK0lXXXXl0XXXX11↓00011↓00111↓l001l↓10ll1↓010ll↓0lllI↓l10ll↓11l