EDA课件【精编】.pptVIP

第 * 页 ? 江苏工业学院计算机系 EDA 电子教案 第四章 VHDL设计初步 ? 江苏工业学院计算机系 EDA 电子教案 第 * 页 第四章 VHDL设计初步 第四章 VHDL设计初步第一讲 4.1 概述 4.2 VHDL语言的基本单元及其构成 4.3 VHDL文本输入设计方法初步 目 录 教学内容 VHDL语言的基本单元及构成★ VHDL语言设计流程 重点和难点 ★掌握VHDL语言的基本结构 ★掌握实体和结构体的一般语句格式 本章主要内容及要求 VHDL的的描述等级 VHDL 描述 输入端口 输出端口 电路的行为和功能 电子系统设计的描述等级 1、行为级 2、RTL级（Register transfer level） 3、逻辑门级 4、版图级 用VHDL可以描述以上四个等级 VHDL在电子系统设计中的应用 系统设计的描述等级-行为级 VHDL在电子系统设计中的应用 系统设计的描述等级-RTL级 VHDL在电子系统设计中的应用 系统设计的描述等级-逻辑门级 VHDL在电子系统设计中的应用 系统设计的描述等级-制版级 VHDL程序的基本结构 一些语法约定 [ ] 可选内容 大小写不敏感 -- 后面为注释 层次缩进 源文件名必须与实体名一致 设计一个2选1多路通道 程序包 实体 结构体 信号传输符号 ? 库和程序包： IEEE库、STD_LOGIC_1164程序包 实体: ENTITY name … END ENTITY name; ? 端口信号模式: IN 、OUT、INOUT、BUFFER ? 信号数据类型，和信号传输符号“ = ”： STD_LOGIC、BIT、INTEGER、BOOLEAN ... ? 结构体: ARCHITECTURE name OF entity_name … END ARCHITECTURE; ? 文件存盘取名: MUX21.VHD 1、ENTITY（实体）描述电路器件的端口构成和信号属性 格式： Entity 实体名 IS [类属参数说明] [端口说明] End [Entity] 实体名； 类属说明格式为 GENERIC(常数名： 数据类型[：＝设定值] …); VHDL结构要点 实际上是器件名，最好用相应功能来确定，如counter4b，adder8b。注意不能用prim等库的元件的名字。 规定实体的内部特性参数，如端口大小，子元件数目，定时特性等。 VHDL结构要点 端口说明格式为： PORT(端口名：端口模式 数据类型 …）; 其中端口模式有: IN , OUT, INOUT, BUFFER 数据类型有：INTERGER,BOOLEAN,STD_LOGIC,BIT等 数据类型的定义包含在VHDL标准库STD中 注意 简单地说 = 或 : = In端口 out端口 = 或 : = buffer端口 = 或 : = buffer端口 VHDL结构要点 In 信号只能被引用,不能被赋值 out 信号只能被赋值,不能被引用 buffer 信号可以被引用,也可以被赋值 INOUT vs BUFFER INOUT 定义为输入输出双向端口。从内部看，端口可以赋值，也可以读入外部信号；从外部看，信号可以从端口流入或流出。如RAM的数据端口，单片机的I/O口。 BUFFER 功能相似。区别：需要输入数据时，只允许读内部的信号，也就是反馈。如数字器的设计，回读某时刻的计数器值，作为下一个时刻的计数初值。BUFFER的回读信号不是外部输入，而是由内部产生。 2.Arcthitecture（结构体） 格式： Arcthitecture 结构体名 of 实体名 is [说明语句] 内部信号、常数、元件、数据类型、函数等的定义 begin [功能描述语句] end 结构体名； VHDL结构要点 并行语句或顺序语句或它们的混合。 描述器件内部逻辑功能或电路结构。 VHDL结构要点 说明语句 说明功能描述中用到的 信号（SIGNAL） 数据类型（TYPE） 常数（CONSTANT）