数字电路域逻辑设计5-2.pptVIP

触发器的几种触发方式 基本触发器：抗干扰能力差，只要有输入的变化，就引起输出变化。 钟控触发：在时钟到来时，输出按不同触发器的功能根据输入的变化而改变。部分解决了干扰能力差的问题。 主从触发：在时钟的上升沿或下降沿输出才根据输入的前一状态而改变，在其它时间，触发器状态保持不变。 边沿触发：与主从触发器类似，只在脉冲的上升沿或下降沿才触发。 作业：5-10 * * 本章用了大量篇幅来分析触发器的结构，但要求主要掌握： 掌握基本R-S触发器J-K,D,T触发器的功能; 掌握脉冲边沿触发器的触发时机; 会读集成触发器的端口含义. RS触发器： （基本RS触发器） JK触发器： Qn+1=JQn+KQn T触发器： Qn+1=TQn+TQn D触发器： Qn+1=D 本章学习重点: 5.4.2　下降沿触发的边沿触发器 5.4.3　CMOS传输门构成的边沿触发器 5.4.1　维持－阻塞触发器 5.4　边沿触发器 置0阻塞线 置0维持线 置1阻塞线 置1维持线 图5-4-1 维持－阻塞R-S触发器 以基本RS触发器为例，了解维持－阻塞触发器基本工作原理 F G R S CP A B Q Q C E SD RD ● ● a b 5.4.1　维持－阻塞触发器 　　由上可见：由于维持－阻塞的作用，使得触发器仅在CP的上升沿触发，主触发器只接