采用双外延悬浮PNP管输出的八通道音频功率放大电路的设计.pptVIP

采用双外延悬浮PNP管输出的八通道音频功率放大电路的设计  课题的背景与意义 电路设计 1.电路结构框图 2.具体功能模块 3.电路仿真 工艺设计 电路测试 总结 课题的背景与意义 电路设计 1.电路结构框图 2.具体功能模块 （1）采用了PNP差分对管的输入级 （2）输出级设计 常规功放电路输出级结构 本电路采用PNP管输出结构 (3)输出过载保护的设计 (4)输出对地短路保护电路 (5)输出对电源短路保护电路 (6)输出限幅电路 （7）静音功能电路 3.电路仿真 同相放大器输入波形 ，其Vin=200mV。 同相放大器输出波形，其Vout=2.31V。故： 反相放大器输入波形，其Vin=198mV。 反相放大器输出波形，其Vout=2.23V。故： 工艺设计 悬浮PNP管工艺进展 前面已经分析过，采用悬浮PNP管作为输出管，可以降低电路饱和压降，提高电路输出功率。但是，如何解决PNP管在大电流工作下的放大能力以及饱和压降问题呢？早期悬浮PNP管采用单外延工艺，其饱和压降受制于集电极浓度，无法做的很小。当采用双外延工艺制作悬浮PNP管的技术出现后，悬浮PNP管饱和压降就可以做的很小，且电流能力较强，因此双外延悬浮PNP管可以直接用作输出管。这样，既可以提高电路输出功率，又可以减小芯片面积，降低成本。 目前国外及国内只有少数几个厂家掌握双外延工艺，并且均采用锑埋工艺技术，而锑埋浓度不能做的较淡，否则悬浮PNP管集电极与衬底容易穿通失效，锑埋浓度做浓的后果会补偿较多的硼埋（即悬浮PNP管集电极）浓度，这样就限制了悬浮PNP管饱和压降进一步减小，影响了电路输出功率的进一步提高。 常规锑埋双外延悬浮PNP管纵向剖面图 磷埋双外延工艺 本设计电路为了减小输出悬浮PNP管饱和压降，提高电路输出功率，采用了磷埋技术的双极型悬浮PNP管双外延制作工艺，即在制作悬浮PNP管的双外延工艺中采用掺磷埋层技术。因磷埋剂量较淡，可补偿较少的硼埋（即悬浮PNP管集电极）浓度，从而降低集电极电阻，降低悬浮PNP管饱和压降。 采用磷埋双外延悬浮PNP管纵向剖面图 通过比较以上两图，我们可以看出，在采用锑埋技术的双外延工艺中，因锑埋浓度较硼埋一大，因此，锑埋补偿硼埋一较多，造成硼埋一剩余杂质总量较小；而在采用磷埋技术的双外延工艺中，因磷埋浓度较硼埋一淡，因此磷埋补偿硼埋一较少，硼埋一剩余杂质总量较大。而决定悬浮PNP管饱和压降的，主要是硼埋浓度（硼埋一+硼埋二），硼埋浓度越浓，悬浮PNP管集电极串联电阻越小，饱和压降也就越小。因此采用磷埋技术的双外延悬浮PNP管，其饱和压降肯定优于采用锑埋技术的双外延悬浮PNP管。 我司通过单管实验，比较了采用磷埋双外延工艺制作的悬浮PNP管与采用锑埋工艺制作的悬浮PNP管，发现在相同的悬浮PNP管面积下，磷埋工艺比锑埋工艺管子饱和压降减少约20%。数据如下：悬浮PNP管面积均为692*124μm2，常规锑埋工艺饱和压降为0.22V/Ic=100mA；磷埋工艺饱和压降为0.18V/Ic=100mA。因此，达到相同的饱和压降，采用磷埋技术的双外延工艺制作的悬浮PNP管，其面积可比采用锑埋技术缩小约20%，这在半导体集成电路产品成本压力日益增大的今天，无疑将产生极大的竞争力，从而有利于推动功放类集成电路不断向更高要求发展。 磷埋双外延工艺流程 电路测试 1.器件参数测试 该电路采用2um双极双层布线工艺流片，选用ASML 5：1光刻机，流片周期约45天。圆片首流批完成后，通过晶体管特性图示仪进行元器件参数的测试。从所测参数可看出，基区沟道电阻规范为20～40KΩ，实际测量值为55K，超出规范。初步分析系NPNβ偏大引起。因为基区沟道电阻结构与NPN管类似，当NPN管β偏大时，发射结较深，有效基区宽度较小，导致基区沟道电阻偏大。基区沟道电阻只是一个常规监控参数，本设计电路中并无用到该器件，因此基区沟道电阻偏大对本电路无影响。 2.性能参数测试 电路静态电流（Icc）及滤波电位（VsvR）正常；输入失调电压（Vos）较为离散，在5～75 mV内波动，这与工艺线的工艺控制水平有关，但波动值全部小于100mV，用户可以接受。电路输出电压为10V左右，即输出功率： 满足设计指标。并且电路过温、过压及各种输出保护功能均正常。 总结 本文完成了一个采用双外延悬浮PNP管输出的八通道音频功率放大电路的设计，包括电路模块设计、电路仿真、