03 ARM编程模型.ppt

嵌入式系统硬件基础 RISC与CISC 冯·诺依曼体系结构与哈佛体系结构 流水线 总线与输入、输出接口 存储器 CISC与RISC的数据通道 CISC的背景和特点 背景: 存储资源紧缺, 强调编译优化 增强指令功能，设置一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的（微程序）指令系统来实现 为节省存储空间，强调高代码密度，指令格式不固定，指令可长可短，操作数可多可少 寻址方式复杂多样，操作数可来自寄存器，也可来自存储器 采用微程序控制，执行每条指令均需完成一个微指令序列 CPI ５，指令越复杂，CPI越大。 CISC的主要缺点 指令使用频度不均衡。 高频度使用的指令占据了绝大部分的执行时间，扩充的复杂指令往往是低频度指令。 大量复杂指令的控制逻辑不规整，不适于VLSI工艺 VLSI的出现，使单芯片处理机希望采用规整的硬联逻辑实现，而不希望用微程序，因为微程序的使用反而制约了速度提高。(微码的存控速度比CPU慢5-10倍)。 软硬功能分配 复杂指令增加硬件的复杂度，使指令执行周期大大加长，直接访存次数增多，数据重复利用率低。 不利于流水线技术的采用 RISC基本设计思想 减小CPI 精简指令集：保留最基本的，去掉复杂、使用频度不高的指令 采用Load/Store结构，有助于减少指令格式，统一存储器访问方式 采用硬接线控制代替微程序控制 CISC与RISC的对比 总线与输入、输出接口 I2C/SPI/CAN GPIO UART/IrDA Bluetooth USB Ethernet A/D、D/A LCD 闪速存储器(FLASH) 相对传统的EPROM芯片，这种芯片可以用电气的方法快速地擦写 由于快擦写存储器不需要存储电容器，故其集成度更高，制造成本低于DRAM 它使用方便，既具有SRAM读写的灵活性和较快的访问速度，又具有ROM在断电后可不丢失信息的特点，所以快擦写存储器技术发展十分迅速 NOR技术 NOR技术闪速存储器是最早出现的Flash Memory，目前仍是多数供应商支持的技术架构，它源于传统的EPROM器件。 与其它Flash Memory技术相比，具有可靠性高、随机读取速度快的优势。 在擦除和编程操作较少而直接执行代码的场合，尤其是代码（指令）存储的应用中广泛使用。 由于NOR技术Flash Memory的擦除和编程速度较慢，而块尺寸又较大，因此擦除和编程操作所花费的时间很长，在纯数据存储和文件存储的应用中，NOR技术显得力不从心。 NAND技术 NAND技术 Flash Memory具有以下特点： 以页为单位进行读和编程操作，1页为256或512字节；以块为单位进行擦除操作，1块为4K、8K或16K字节。具有快编程和快擦除的功能，其块擦除时间是2ms；而NOR技术的块擦除时间达到几百ms。 数据、地址采用同一总线，实现串行读取。随机读取速度慢且不能按字节随机编程。 芯片尺寸小，引脚少，是位成本(bit cost)最低的固态存储器，突破了每兆字节1元的价格限制。 芯片包含有失效块，其数目最大可达到3~35块（取决于存储器密度）。失效块不会影响有效块的性能，但设计者需要将失效块在地址映射表中屏蔽起来。 基于NAND的存储器可以取代硬盘或其它块设备。 ARM体系结构概览 ARM公司简介 ARM体系结构概览 ARM公司简介 ARM体系结构概览 微处理器是整个系统的核心，通常由3大部分组成：控制单元、算术逻辑单元和寄存器。 ARM体系结构概览 ARM体系结构 ARM体系结构更新 ARM体系结构概览 ARM体系结构概览 指令流水线 为增加处理器指令流的速度，ARM7 系列使用3级流水线. 允许多个操作同时处理，比逐条指令执行要快。 PC指向正被取指的指令，而非正在执行的指令 处理器的工作状态 ARM7TDMI 处理器有两种工作状态: ARM - 32-bit, 按字排列的ARM指令集 Thumb -16-bit, 按半字排列的Thumb指令集 ARM7TDMI 核的操作状态可能通过BX指令(分支和交换指令）在ARM状态和Thumb状态之间切换 数据和指令类型 ARM 采用的是32位架构 ARM 约定: Byte ： 8 bits Halfword ：16 bits (2 byte) Word : 32 bits (4 byte) 大部分ARM core 提供： ARM 指令集（32-bit） Thumb 指令集(T变种)（16-bit ） Jazelle cores 支持 Java bytecode(J变种，4TEJ) 处理器工作模式(1) ARM处理器有7种工作模式 处理器工作模式(2) 特权模式 处理器工作模式(3) 用户和系统模式 内部寄存器 R14（LR）寄