并行CRC一32校验码生成算法研究及其实现.pdfVIP

● ComputerTechnologyand ItsApplications 并行 CRC一32校验码生成算法研究及其实现 郭熙业，苏绍碌 ，王跃科 (国防科学技术大学 机 电工程与 自动化学院仪器系，湖南 长沙 410073) 摘 要 ：在分析 串行结构 CRC生成算法的基础上 ，提 出了一种高效的8bit并行CRC-32校验码生 成算法。利用该算法在特定 FPGA芯片上实现 了任意字节的CRC一32校验码 的生成模块 ，该模块仅 占 用 93个逻辑单元 ，最高数据吞吐量可达 2400Mbps。 关键词 ：并行 CRC一32 状 态转移矩 阵 随着 网络数据业务 的快速增长 ，以太 网作为局域 网 当t()为 8bit时，可将数据表示 为多项式 ： +弛 + 的发展 主 流经 历 了从 10Mbps、100Mbps到 1Gbps的过 + + + +f +岛，多项式 的系数 即为待编码 的二 程 ，目前正向 10Gbps以太网方 向发展 。千兆 以太 网数据 进制数据 。串行结构 内寄存器的初始值为 0‘’，电路开 速率达到了Gb