反映输出电压uo随输出负载电流il变化的关系.ppt

2 集成逻辑门电路 2.1 半导体器件的开关特性 2.2 集成电路及数字逻辑系列 2.3 TTL系列集成门电路及技术指标 2.4 CMOS集成门电路 2.5 TTL和CMOS集成门接口问题及使用注意事项 2.6 用VHDL描述门电路 上页 下页 后退 模拟电子 q = num_bits; END PROCESS; END maxpld; 2、三态逻辑门 （1）CMOS三态逻辑门电路与符号 （2）工作原理 当E=1时，TP2、TN2均截止，Y与地及电源都断开了，输出端呈现为高阻态。 当E=0时，TP2、TN2均导通，TP1、TN1构成反相器。 2.4.4 双极型－CMOS集成电路 双极型－CMOS（Binary Polar CMOS，简称为BiCMOS）集成电路是结合了CMOS的低功耗和TTL的高速以及驱动能力强的特点，得到广泛应用。 BiCMOS的逻辑部分采用CMOS结构，输出部分采用双极型三极管。 BiCMOS反相器电路 当uI=UIL时，T1、T4、T5导通，T2、T3、T6截止，输出uO=UOH。 当uI=UIH时，T2、T3、T6导通，T1、T4、T5截止，输出uO=UOL。 1. TTL与CMOS系列之间的接口问题 TTL电路和CMOS电路接口时，无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门都必须为负载门提供合乎标准的高、低电平和足够的驱动电流。 (1) TTL与CMOS电路的接口问题 当多种逻辑器件混合使用时，一般需要考虑的是电平是否兼容以及带负载能力两方面。 a. 用TTL电路驱动CMOS电路 (a) 当用TTL电路驱动4000系列和HC系列CMOS电路(两者的电源电压相近)时，必须设法将TTL电路的输出高电平提升到3.5V以上。此时可以在TTL电路的输出端接一个上拉电阻至电源VCC(+5V)。 如果CMOS电路的电源较高(VDDVCC )，TTL的输出端仍可接一上拉电阻，但需使用集电极开路门电路。 另一种方案是采用一个专用的CMOS电平移动器，它由两种直流电源VCC和VDD供电，电平移动器接收TTL电平(对应于VCC)，而输出CMOS电平(对应于VDD)，电路如图所示。 (b) 用TTL电路驱动HCT系列和ACT系列的CMOS门电路时，因两类电路性能兼容，故可以直接相接，不需外加元件和器件。  (2) 用CMOS电路驱动TTL电路 由于CMOS驱动电流较小(特别是输出低电平时)，所以对TTL电路的驱动能力很有限。例如，CD4069(六反相器)只能直接驱动两个74LS系列门负载， 提高CMOS电路驱动能力常用的方法： a. 将同一封装内的门电路并联使用。 b. 采用CMOS驱动器 c. 采用CMOS漏极开路门(OD门) d. 用三极管反相器作为接口电路，可用三极管电流放大器扩展电流驱动能力。 2.5.2 使用TTL门的几个实际问题 1. 输入端电阻对TTL门工作状态的影响 T2 T1 T3 +VCC R R1 R1 iB2 uI + － uB1 iR iB1 当uI≈0.7V时，uB1达到1.4V，T1的集电结和T2的发射结导通，但T3仍截止。 当自零开始逐渐增加R，则uI和uB1随之增加，T2一直处于截止状态； T2 T1 T3 +VCC R R1 R1 iB2 uI + － uB1 iR iB1 随着R增加，uI和uBI将继续增加。 当uI≈1.4V时T3导通，输出低电平。 这时uBI被钳制在2.1V，反过来使uI也限制在约1.4V。 以后再增加R，则uI基本上维持在1.4V不变，这时iR将随R的增加而相应减小。 典型TTL与非门的ROFF=0.7 kΩ RON=2kΩ T2 T1 T3 +VCC R R1 R1 iB2 uI + － uB1 iR iB1 为使与非门可靠地工作在关门状态，R所允许的最大阻值叫该与非门的关门电阻，记作ROFF。 为使与非门可靠地工作在开门状态，R所允许的最小阻值叫该与非门的开门电阻，记作RON。 若R≥2 kΩ，则该端相当于输入逻辑高电平。 在工程技术中，常取 ROFF=0.5 kΩ RON=2kΩ T2 T1 T3 +VCC R R1 R1 iB2 uI + － uB1 iR iB1 即 当TTL与非门的某一输入端通过电阻R接地时： 若R≤0.5kΩ，则该端相当于输入逻辑低电平； 与非门7